-
FIR
FIR滤波器的VHDL源代码及测试文件，已通过编译仿真，绝对正确。(FIR filter VHDL source code and test files, has passed the compiled simulation, absolutely correct.)
- 2021-04-15 11:08:54下载
- 积分：1
-
西北逻辑 （Altera） 特别提款权 SDRAM 控制器
Northwest Logic公司（Altera公司）SDR SDRAM控制器的Verilog，由微米SDR SDRAM测试。
- 2022-05-26 04:06:57下载
- 积分：1
-
risc
risc（精简指令集计算机）用于更快的操作。这段代码是一个可综合的代码，可以在硬件上实现。
- 2022-12-05 18:45:03下载
- 积分：1
-
alu
说明： Verilog code for implementing simple ALU.
- 2019-09-25 19:40:09下载
- 积分：1
-
CLZ_32bit
前导零的计算 (Calculation of leading zeros)
- 2021-03-31 21:29:09下载
- 积分：1
-
6
说明： 4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口；如果要输出四位十进制数，就需要32的输出端口，这将占用大量的端口资源。采用串行扫描显示，我们只需要8+4共12个端口即可。其原理是：用一个四位的输出端控制，某一时刻只选中其中的一个LED（输出为‘1’表示选中），八位的输出端将该LED所需要显示的值输出；然后四位的输出端值改变，选中下一个LED。这样依次类推。如果选择的频率很快，达到50Hz以上，由于人眼的视觉暂留效应，看起来就像4个LED同时显示。
设计一个程序，输入四个一位十进制数，用4个LED显示出来。CLK采用频率可调信号发生器，逐渐改变频率，观察扫描频率的改变对输出效果的影响。
输入：连续脉冲，逻辑开关；输出：七段LED。
(4 digital scanning display circuit, we need to control a seven-segment LED output port 8 If you want to output four decimal numbers, you need the output port 32, which will take up a lot of ports. Serial scans showed, we need only 8 of 12 ports can be+4. The principle is: the output of four with a control, a time to select only one LED (output 1 is selected), 8 output of the LED by the need to show the value of the output then The output value of the four changes, select the next LED. This and so on. If you select the frequency rapidly, reaching more than 50Hz, as the human eye s persistence of vision effect, looks like a 4 LED display simultaneously.
Design a program, enter a decimal number four, with four LED display. CLK signal generator with adjustable frequency, gradually changing the frequency of observed changes in scan frequency effect on the output.
Input: Continuous pulse, logic switches output: seven-segment LED.)
- 2010-06-21 22:07:59下载
- 积分：1
-
通用 VGA 时序控制器
这是一个普通的 VGA 时序控制器代码直接生成 HSync、 垂直同步和 HCount，VCount 信号。
- 2022-07-18 22:49:24下载
- 积分：1
-
histogram_new
Verilog语言描述，统计图片的像素值直方图(Verilog，Pictures of the pixel value histogram statistics)
- 2021-03-04 17:39:31下载
- 积分：1
-
一位十进制可逆计数器的Verilog代码
Verilog实现的一位十进制可逆计数器，可以实现十进制数的加减功能，有仿真图，计数器模数为10，有计数器使能控制，进位输出，具有同步置数和异步清零功能
- 2022-03-15 17:20:35下载
- 积分：1
-
加减法器
可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)
- 2017-07-19 20:52:42下载
- 积分：1
|
联系客服（QQ：3324461878）
