-
实现了三种乘法器，可以进行性能比较，比较有较之
实现了三种乘法器，可以进行性能比较，比较有较之-multi
- 2022-08-06 11:47:17下载
- 积分：1
-
基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。...
基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。-Verilog-based electronic calendar and e-clock procedures, can be adjusted date, week, time of minutes and hours, through several models to display a calendar and time.
- 2022-02-02 07:03:46下载
- 积分：1
-
初学verilog HDL时 找的好资料
大家共享
初学verilog HDL时 找的好资料
大家共享-Beginners should try to find a good share information
- 2022-04-16 20:31:37下载
- 积分：1
-
vhdl
说明： 学习vhdl硬件描述语言的一些例子的原代码(VHDL hardware description language to learn some examples of the original code)
- 2008-11-11 20:45:37下载
- 积分：1
-
MX25L6445E--Verilog--v1.18
MX25L6445E开发时间，Verilog语言(MX25L6445E development time, Verilog language)
- 2011-07-20 15:11:31下载
- 积分：1
-
VHDL教程及源码,是新手入门的不二选择!
VHDL教程及源码,是新手入门的不二选择!-VHDL Tutorial and source code is the only option, beginners!
- 2022-05-13 14:50:11下载
- 积分：1
-
liushui
本程序实现流水线功能，您可根据自己需要更改参数，试用芯片xilinx，用verilog语言编写(This program implements the pipeline, you may be required to change the parameters according to their own try xilinx chip with verilog language)
- 2016-03-07 09:26:28下载
- 积分：1
-
uart_tx
FPGA UART 发送端程序 verilog语言编写
9600波特率 实用(UART transmit side program verilog language 9600 baud)
- 2013-08-14 16:33:34下载
- 积分：1
-
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行-VHDL Pang Sung-wife of mother
- 2022-05-27 01:05:27下载
- 积分：1
-
spi_master_sent
在FPGA平台实现SPI传输协议开发，SPI为三总线式。(Implementation of SPI transmission protocol development on FPGA platform)
- 2020-08-02 08:18:35下载
- 积分：1
