登录
首页 » Verilog » BCD 2 格雷码转换器

BCD 2 格雷码转换器

于 2022-01-25 发布 文件大小:3.94 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

符号化的表达数据 / 信息称为代码。基地或二进制数的基数是 2。因此,它有两个独立的符号。使用的符号是 0 和 1。一个二进制数字称为作为一位。一个二进制数由序列组成的位,每个 0 或 1。每一位分量的基于二进制点及其位置。每个位位置的重量是一个 2 的幂,大于其立即右侧位置的重量。e.g.二进制数是 100011 相当于十进制数 35。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ddr3_test
    说明:  通过循环读写DDR3内存,了解其工作原理和DDR3控制器的写法,由于DDR3控制复杂,控制器的编写难度高,这里笔者介绍XILINX的MIG控制器情况下应用,是后续音频、视频等需要用到SDRAM实验的基础。(Through reading and writing DDR3 memory circularly, we can understand its working principle and the writing method of DDR3 controller. Because of the complexity of DDR3 control, it is difficult to write the controller. Here, the author introduces the application of Xilinx's MIG controller, which is the basis of SDRAM experiment for subsequent audio and video.)
    2021-04-16 10:00:15下载
    积分:1
  • rough22
    采用倍频及1/3、1/12倍频绘制的路面不平度频谱图(自编)(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
    2013-09-10 16:50:13下载
    积分:1
  • i2c
    说明:  I2C完整代码,可综合,可仿真,已经过验证(I2C code can been syn and simulation ,veritify)
    2021-02-26 13:11:46下载
    积分:1
  • FPGA_homewrk4
    设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。完成HDL设计及testbench描述,给出综合后的时序仿真结果。提交纸质文档。(Design a circuit that can find the maximum gap between two adjacent 0 in a 32bit word. The HDL design and testbench description are completed, and the result of comprehensive simulation is given. Submit paper documents.)
    2018-05-07 17:54:12下载
    积分:1
  • HDMI
    Verilog 写的HDMI接口源程序及说明文档(HDMI interface verilog code and specificaiton paper)
    2010-09-27 11:18:01下载
    积分:1
  • buffer
    用verilog实现的buffer,经过了fpga平台验证。(Implement buffer with verilog.)
    2020-10-28 12:19:58下载
    积分:1
  • VHDLexample
    VHDL开发程序,有程序仿真的截图,方便验证调试结果。并有程序说明(VHDL 驴 陋 垄 鲁 脤臑貌 拢 卢 脫臑 鲁 脤臑貌 脗脮忙渭脛 陆 脴脥 录拢卢路陆卤 茫脩茅脰 陇 渭 梅 脢脭 陆 谩 鹿 没 隆 拢 虏 垄 脫臑 鲁 脤臑貌脣渭脙 梅)
    2008-04-10 16:11:04下载
    积分:1
  • vga
    Link the VGA adapter located in the altera DE2board to a monitor
    2016-08-05 20:13:20下载
    积分:1
  • dct
    里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!(Which contains a VHDL and Verilog versions of very good use! Dct transform with a lot ah!)
    2007-08-27 16:00:31下载
    积分:1
  • 《HELLO FPGA》-软件工具篇
    说明:  学习使用quartus modelsim(learn to uee quartus modelsim)
    2020-03-18 09:24:22下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载