登录
首页 » Verilog » 101序列检测器

101序列检测器

于 2022-01-27 发布 文件大小:269.30 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

101序列检测器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 小灯测试代码
    使用Verilog语言编写小灯测试代码,能实现流水灯的功能,代码简单易懂,很适合初学者学习和验证。
    2022-02-28 22:00:42下载
    积分:1
  • 3路由器的设计与验证
    应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶,一个主人,这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilinx ISE仿真。FPGA实现了FPGA做sparten家庭。alhou ASIC实现,可以使用任何标准的工具如概要等。
    2022-02-06 03:03:45下载
    积分:1
  • fir
    vhdl code for fir filter
    2011-02-18 11:51:26下载
    积分:1
  • Huffman-Decoder-master
    用verilog编写的huffman解码程序(huffman decoder verilog)
    2017-12-06 15:31:44下载
    积分:1
  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • ldpc算法
    说明:  Basic principle of LDPC code and FPGA implementation of LDPC code
    2020-06-22 20:00:01下载
    积分:1
  • I2C 异步子设备
    这代码是 I2C 子设备。给定的 I2C 设备是异步的可以用来通电,数字逻辑的其余部分。也可以用作 SMBus 设备。
    2023-08-18 13:55:03下载
    积分:1
  • 一款商用ADC的verilog
    商用可综合adc,分辨率为16位,内含一个时序检查功能,可供对ADC感兴趣的人有帮助。尤其是需要一个ADC模型的可以使用
    2022-01-25 22:47:37下载
    积分:1
  • awgn511
    关于5-11APSK在高斯信道中的误码率分析仿真程序,对具体调制方式及解码方式都有详细的过程(About 5-11APSK in Gaussian channel bit error rate analysis simulation program, has a detailed specific modulation and decoding process)
    2013-03-31 21:56:28下载
    积分:1
  • 8 x 8 乘法器
    8 x 8 华莱士树乘法器的设计。 乘数接受两个 8 位输入 (x 和 y) 和 16 位 multiplication(product) 的结果。 设计就是要为速度优化.: 我们被要求设计一个 8 × 8华莱士主要由半加法器和全加器的树型乘法器。所以,首先我们设计半加法器和全加法器。 我们需要 8 一半的设计加法器和 48 全加法器即总 56 加法器。因此,我们实例化半加器和全加器的计算每个部分的产品。参数优化的是速度。
    2022-03-14 21:46:28下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载