登录
首页 » VHDL » XILINXCPLD combine the simulation RS232 communication Verilog source

XILINXCPLD combine the simulation RS232 communication Verilog source

于 2022-01-28 发布 文件大小:119.51 kB
0 114
下载积分: 2 下载次数: 1

代码说明:

结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AGC
    使用FPGA完成AGC 自动增益的代码,适合初学者(FPGA to complete the use of AGC automatic gain code, suitable for beginners)
    2020-12-28 16:09:01下载
    积分:1
  • FPGA 智能车
    智能小车的FPGA程序,能实现小车的前进,后退,转弯,使得小车走一个正方形后停止下来,程序采用vhdl硬件描述语言。 智能小车的FPGA程序,能实现小车的前进,后退,转弯,使得小车走一个正方形后停止下来,程序采用vhdl硬件描述语言。 智能小车的FPGA程序,能实现小车的前进,后退,转弯,使得小车走一个正方形后停止下来,程序采用vhdl硬件描述语言。
    2022-12-31 15:55:04下载
    积分:1
  • FPGA使用串口实现字节拼接传输更大的数据
    FPGA使用串口实现字节拼接传输更大的数据,通过修改代码可以实现任意字节的拼接,并通过自己设定通信协议可以实现与STM32的通信,达到简单而又高效率的通讯效果
    2023-03-07 05:50:03下载
    积分:1
  • SD-Host-Controller-master
    说明:  sd卡的verilog代码,包含一些sd卡例程(SD card Verilog code, including some SD card routines)
    2021-04-29 13:48:42下载
    积分:1
  • verilog-2-1-4
    卷积码(2,1,4)编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)
    2020-12-27 21:09:02下载
    积分:1
  • Altera company s FPGA using VHDL to the development, use quartus2 9.0 software E...
    使用altera公司的FPGA进行VHDL开发,使用quartus2 9.0 软件在EP1C3T144C8开发板上实现跑马灯输出。-Altera company s FPGA using VHDL to the development, use quartus2 9.0 software EP1C3T144C8 Development Board to achieve ticker output.
    2022-02-02 20:51:33下载
    积分:1
  • Timer programming, vhdl language, can be achieved when the system timer 24
    定时器的编程,vhdl语言,可以实现24时制定时器-Timer programming, vhdl language, can be achieved when the system timer 24
    2022-09-01 16:25:02下载
    积分:1
  • FPGA
    用Vrilog产生一个混沌信号,并用MATLAB仿真,画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)
    2012-11-15 20:29:35下载
    积分:1
  • div_fru
    介绍分频器的好资料。不光有奇数分频、偶数分频,还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。(Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not a problem.)
    2010-06-17 21:52:55下载
    积分:1
  • 华勒斯树结构的8位修正展位乘数
    应用背景Booth乘法器实现快速乘法algorithm.mainly用于通信和DSP组成的3块摊位重新编码,华勒斯树和超前进位addder关键技术超大规模集成电路设计,通信和DSP的应用,芯片设计,VHDL,Verilog程序,加法器和乘法器
    2022-02-04 19:57:10下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载