网站首页

XILINXCPLD combine the simulation RS232 communication Verilog source

于 2022-01-28 发布文件大小:119.51 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL...
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL-State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL

2022-05-14 13:34:13下载

积分：1
CPU-master
misp，五级流水源码，实现一个建议的cpu(Misp, five-stage flow source code, implementation of a recommended CPU)

2020-06-16 00:00:07下载

积分：1
FPGA锁相环实验
说明： FPGA锁相环实验：顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)

2020-06-22 04:00:01下载

积分：1
Hoang_ha_PIC18_for_proteus.2
library of protues aaaaaaaa

2013-11-12 12:00:40下载

积分：1
Adders, Subtractors, and Multipliers - DE2-115
本练习的目的是检查加法、减法和乘法运算电路。每个

2022-03-16 00:57:48下载

积分：1
saw
verilog编写，巧妙的通过计数方式完成了三角波的波形，可直接对da输出。(verilog written, cleverly accomplished by counting the triangular waveform can be output directly to da.)

2015-04-16 21:06:15下载

积分：1
AVQR
单相的主动式电压质量控制器对电压跌落进行了补偿(single-phase AVQR for power quility improvement)

2012-10-29 15:52:24下载

积分：1
bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools
32bits FIFO with synchronizer. pass the synthesis using Synopsys tools-bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools

2023-01-08 07:50:03下载

积分：1
16QAM
QAM调制模块，可用于Quartus仿真与fpga硬件实现。(QAM Modulation Mode, can be used for Quartus simulation and FPGA.)

2013-12-27 10:01:48下载

积分：1
Lab5.5_Led_FPGA
使用verilog在fpga开发板实现流水灯，包括整个工程文件(This code is used for early learners to study verilog。)

2014-05-07 19:57:24下载

积分：1

696518资源总数
105559会员总数
1今日下载

XILINXCPLD combine the simulation RS232 communication Verilog source

0 个回复

热门标签

热门下载