登录
首页 » Verilog » 信道编码的差分源代码

信道编码的差分源代码

于 2022-01-30 发布 文件大小:5.89 MB
0 72
下载积分: 2 下载次数: 1

代码说明:

主要用于信道编码,可以防止相位的翻转,计算码元之间的相位变化以后,做差分传输,接收端根据前一码元的相位进行解差分。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PWM 计数器
    PWM计数器产生各种占空比,采用IPCORE。THE SAME实现IN SPARTAN3E,SPARTAN3和获得的结果。和FSM也编码生成一个序列的101101。
    2022-12-31 11:10:08下载
    积分:1
  • attachments_2010_01_29
    dct and idct vhdl code
    2010-03-24 23:08:41下载
    积分:1
  • T200071012217h
    此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。 (The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
    2012-07-10 16:08:08下载
    积分:1
  • crc_verilog_xilinx
    crc校验,非常好用,是从Xilinx的IP演化来的(crc脨 拢 脩茅 拢 卢 脟 鲁 拢 潞 脙脫脙 拢 卢 脢脟)
    2021-03-01 11:49:34下载
    积分:1
  • 8051core
    一款非常实用的8051IPcore,本人现在做soc的控制部分就是它。(A very useful 8051IPcore, I now control part of the soc is doing it.)
    2010-11-02 10:10:32下载
    积分:1
  • uart_tr(3)
    uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
    2015-06-08 21:02:17下载
    积分:1
  • Lab5.5_Led_FPGA
    使用verilog在fpga开发板实现流水灯,包括整个工程文件(This code is used for early learners to study verilog。)
    2014-05-07 19:57:24下载
    积分:1
  • USB_GPIF-II
    fpga模拟两路视频,简单拼接后,经过GPIF II接口传出给cy2014,测试usb的吞吐量(fpga generate two lane video, and transmit them through GPIF II interface. test cy2014)
    2017-06-02 18:50:04下载
    积分:1
  • HEX_DISPLAY
    Simple vhdl description to show numbers on 7-segment s on Altera DE2 board.
    2010-02-13 21:09:15下载
    积分:1
  • multiplier
    32位乘以32位乘法器,由datapath 和控制中心组成,输出64位结果(32bits by 32 bits multiplier )
    2012-03-26 11:55:39下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载