登录
首页 » Verilog » AHB 仲裁

AHB 仲裁

于 2022-02-02 发布 文件大小:6.24 MB
0 119
下载积分: 2 下载次数: 1

代码说明:

仲裁者 AHB 泛型代码。与任何 AHB 设计的工作。 它将支持两个拆分和重试交易以及。 它将支持达 9 大师,它可以通过改变参数值在测试工作台中的改变了。 它叉骨界面 also.one 可以连接此代码到任何协议通过改变议定书 》 的要求。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • doorlock
    基于FPGA设计的电子密码锁是一个小型的数字系统,与普通机械锁相比,具有许多独特的优点:保密性好,防盗性强,可以不用钥匙,记住密码即可开锁等。(FPGA-based design of the electronic code lock is a small digital system. It has many unique advantages:good privacy and security , it do not need the key but remember password to unlock, and so on while it compare to ordinary mechanical locks.)
    2013-12-25 21:24:41下载
    积分:1
  • 在DE2lcd上实现字符显示
    运用verilog语言在DE2上实现LCD的字符显示
    2023-06-21 18:25:04下载
    积分:1
  • LDPC码编译码算法的研究与实现_陈石平
    本文首先回顾了LDPC码的发展历程和现状,介绍了LDPC码检验矩阵的构造、编 译码原理。在对编译码作了深入探讨和分析后,接着进行了RU算法编码和长码编码 的FPGA实现;根据二叉树的性质,提出了一种长码编码的ASIC优化设计的方法,节省 了大量硬件资源;论文详细阐述了CORDIC算法原理以及LDPC码译码中所采用的指 数函数和反双曲正切函数的FPGA实现:CORDIC内核及前后处理单元设计、仿真、综 合及数据分析,这对LDPC码的译码具有很重要的意义,为用数字VLSI来实现LDPC的 译码奠定了基础。同时在基于校验矩阵的环路检测定理基础上,将校验矩阵转化为转 移概率矩阵,详细分析并提出了一种基于转移概率矩阵的围长检测方法,并对其进行 了理论证明,具有很好的围长检测效果,以及状态分类判别。(Research and implementation of LDPC coding and decoding technology)
    2018-04-08 18:49:59下载
    积分:1
  • FPGA实现CAN总线控制器源码
    说明:  参照can芯片 saj1000控制器结构,写的can控制器(According to the structure of can chip saj1000 controller, the CAN controller is written)
    2021-01-19 21:38:41下载
    积分:1
  • Character_LCD
    This Book description about LCD in Board DE2
    2012-07-06 11:28:58下载
    积分:1
  • 74LS
    数字逻辑与系统的关于所有的器件74LS的介绍,功能表(Digital Logic and System devices 74LS on the introduction of all the menu)
    2010-12-30 17:27:19下载
    积分:1
  • LCD1602
    通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)
    2013-08-04 13:12:05下载
    积分:1
  • adding
    加法器,输入两个整数,用电路图形式将其逻辑原理呈现出来,该加法器为8位运算,每一位都对应一张电路图,可展示其完整过程(Adder, input two integer, with circuit diagram form its logical principle appear, this adder is 8 bit arithmetic, each corresponding to a circuit diagram, can show the complete process)
    2012-11-19 13:54:32下载
    积分:1
  • 用Verilog实现的八位存储器参考代码
    我们按照应用的需求来定义计算机,本文介绍一个非常简单的CPU的设计,它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte,其中1byte=8bits。所以这个CPU就有6位的地址线A[5:0],和8位的数据线D[7:0]。   我们仅定义一个通用寄存器AC(8bits寄存器),它仅仅执行4条指令如下:   Instruction   Instruction Code   Operation   ADD   00AAAAAA 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-04-28 07:03:19下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载