-
LaSaNewNB_M88E1111_TCP1000mhz
用FPGA，基于M88E1111芯片实现的TCP/IP协议的千兆网，将协议封装成IP核(With the FPGA, the TCP/IP protocol based on the M88E1111 chip is used to encapsulate the protocol into IP core)
- 2018-02-08 13:23:07下载
- 积分：1
-
frenqucy
利用康芯公司的FPGA芯片设计制作频率计，实现对频率的测量。(Kang core using FPGA chip design company frequency meter, realize the frequency measurements.)
- 2011-07-27 15:49:30下载
- 积分：1
-
LEON3开源源码
leon32013年开源源码工程文件。LEON处理器系列是欧洲航空局的下属的研究所开发的32位的微处理器，应用在航天局的各种ASIC芯片内。目前有LEON2、LEON3系列。LEON系列处理器是一个可配置可综合适用于SoC设计中的微处理器核。LEON3处理器是一个使用SPARC V8（IEEE-1754）指令集的32位RISC处理器，它的源代码由可综合的VHDL代码构成。同时LEON系列处理器的性能也比较理想，可以达到大约0.85MIPS／MHz。更大的好处是LEON处理器是一个公开源代码，遵循GNU LGPL协议。任何人都可以在其网站上免费下载其硬件代码和各种开发软件工具与文档。并在自己的ASIC项目中使用
- 2022-11-15 18:20:06下载
- 积分：1
-
PID
说明： 利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分：1
-
交织和解交织模块，采用矩阵交织方式，且有两套并行存储器，可以实现连续数据流操作，不会有数据滞留和丢失...
交织和解交织模块，采用矩阵交织方式，且有两套并行存储器，可以实现连续数据流操作，不会有数据滞留和丢失-Intertwined intertwined reconciliation module, interwoven matrix approach, and has two sets of parallel memory, you can realize continuous data stream operations, will not have data retention and loss
- 2022-01-30 11:03:35下载
- 积分：1
-
READ_SINEX
读取IGS数据中心提供的sinex文件 并恢复法方程(Read sinex file IGS data centers and to restore normal equation)
- 2016-06-18 11:19:14下载
- 积分：1
-
sqrt_pipeline
说明： Matlab - to hdl code for square root
- 2020-06-17 12:20:02下载
- 积分：1
-
VERILOG HDL 实际工控项目源码
开发工具 altera quartus2
VERILOG HDL 实际工控项目源码
开发工具 altera quartus2-verilog HDL actual industrial projects source development tools altera quartus2
- 2022-02-07 05:53:32下载
- 积分：1
-
利 用 来 vhdl 设 计 p cm的 实 现
利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm
- 2023-06-01 20:05:03下载
- 积分：1
-
ADC_TCL5510-verilog
verilog 驱动TLC5510代码，TLC5510是高速的AD，可达20MHz(verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz)
- 2020-08-13 21:28:29下载
- 积分：1
