登录
首页 » Verilog » verilog uart 115200

verilog uart 115200

于 2022-02-09 发布 文件大小:1.47 kB
0 165
下载积分: 2 下载次数: 1

代码说明:

使用verilog编写的串口uart发送模块,发送速率为115200,输入时钟为50m,多年验证无任何错误

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dda
    该程序描述了运用FPGA 实现DDA圆弧插补运算(FPGA DDA)
    2020-11-29 13:09:28下载
    积分:1
  • FFT代码Verilog
    快速傅里叶变换 (FFT) 是一种算法来计算离散傅里叶变换 (DFT)和它的逆矩阵。傅里叶分析的时间 (或空间) 转换频率,反之亦然 ;FFT 快速计算这种转换 byfactorizing DFT 矩阵成稀疏的因素的产物。16point FFT 代码 ~此代码是对你的 verilog 的 FFT 算法研究非常有用。我希望这会对你有帮助。
    2022-09-24 01:40:03下载
    积分:1
  • 1_061227123744
    max plus的入门与应用,适合初学者对max plus ii有一个感性的认识(max plus entry and applications, suitable for beginners to the max plus ii have a perceptual awareness of)
    2007-11-22 09:55:10下载
    积分:1
  • pingpang_ram
    乒乓RAM静态随机存储器的控制,用于解决数据流连续存储问题。(Ping pong RAM static random access control, to solve the problem of continuous data flow storage.)
    2020-09-22 10:17:50下载
    积分:1
  • 8b10b
    8b10b编解码,用于光通信和千兆以太网,verilog编写,已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)
    2021-01-27 09:48:41下载
    积分:1
  • DDS
    可以产生正弦波,三角波、锯齿波、方波,要求频率1Hz-100kHz,步进1Hz,具有自动扫频功能; 正弦波的相位可调,方波的占空比可调; (Can generate sine wave, triangle wave, sawtooth wave and square wave, the required frequency of 1 hz- 100 KHZ, step 1 hz, with functions of automatic frequency sweep The phase adjustable sine wave, square wave duty ratio is adjustable )
    2021-05-07 02:58:36下载
    积分:1
  • 5_ADC_Lab
    基于altera公司MAX10型FPGA的ADC调试程序(ADC-based debugger altera company MAX 10 type of FPGA)
    2015-11-18 10:56:16下载
    积分:1
  • Chebyshev-filter
    利用matlab设计了一个切比雪夫滤波器,并且对滤波器性能进行了仿真分析。(Using the matlab design a chebyshev filter, and has carried on the simulation analysis on filter performance. )
    2013-09-05 20:04:36下载
    积分:1
  • fsm
    有限状态机工作原理、设计方法、步骤等精要说明(Finite state machine working principle, design method, such as Essentials of steps to explain)
    2010-02-13 17:46:25下载
    积分:1
  • my_test_rw_pack9
    基于Verilog HDL的SDRAM控制器。 实验条件: 工具:Quartus II 6.0 ,SignalTap II FPGA:Altera Cyclone EP1C12Q240C8N SDRAM:HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)
    2013-01-31 11:13:26下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载