登录
首页 » VHDL » LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现...

LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现...

于 2022-02-26 发布 文件大小:1.06 kB
0 93
下载积分: 2 下载次数: 1

代码说明:

LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • clock_FPGA_verilog
    简易电子钟的设计(verilog HDL)(Simple design of the electronic clock (verilog HDL))
    2012-11-03 10:35:49下载
    积分:1
  • 8085汇编实现计算器
    使用 7 赛格 LED 显示屏车载 (地址和数据字段) 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 (为激励标记!!) 还提供以下附加功能: (a) 一个计时器设施 (提供启动和停止按钮),找到一个事件所需的时间。 (b) 一个报警设施 (设置和重置警报)。我们可以有多个闹钟吗? 我们可以在哪里显示的短 (神秘) 消息提醒吗? (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。
    2023-08-27 01:00:06下载
    积分:1
  • uart
    it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand
    2010-04-22 20:47:55下载
    积分:1
  • rs_enc
    Verilog code for RS-(255,239) encoder.
    2021-04-06 16:19:02下载
    积分:1
  • clk_div3
    在fpga中对于pll无法完成的分频,可采用计数方式,本例用状态机实现对时钟的奇数分频。(Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.)
    2010-07-28 20:03:41下载
    积分:1
  • VHDL example code
    电路酒窖杂志的vhdl示例。vga控制器、视频发生器等PS2鼠标vhdl
    2022-05-06 09:12:27下载
    积分:1
  • weitb
    在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。(In digital communication, usually from receiving directly in digital signal extracted a synchronized signal, the direct method according to the extraction synchronized signal way, can be roughly divided into filtering method and phase lock method. Phase lock method is using of phase locked loop to extract a synchronized signal method, the design scheme is based on phase locked loop of a synchronous extraction method and can be quickly extract a synchronous clock, and design simple, convenient modification parameter. The Quartus II design software of the system, and the simulation test Altera Cyclone II FPGA chip to achieve Ep2c5 series.)
    2020-12-01 10:39:28下载
    积分:1
  • source
    说明:  I2C MASTER DESIGNED by Verilog
    2020-06-18 23:40:02下载
    积分:1
  • QSPI_FLASH_MODEL
    说明:  QSPI_FLASH_MODEL 可以设计时前端仿真使用(QSPI?_Flash_Model can be used in front-end simulation at design time)
    2019-12-25 15:12:50下载
    积分:1
  • 4x4-key
    4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
    2013-07-28 22:19:49下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载