网站首页

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现...

于 2022-02-26 发布文件大小:1.06 kB

 0  105

下载积分: 2 下载次数: 1

我要下载

代码说明：

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Muliplexer
说明： Multiplexer 4 to 1 on Modelsim

2020-10-14 13:56:09下载

积分：1
Combined unit GPS clock synchronization detection unit merger GPS synchronized c...
合并单元内GPS同步时钟的检测合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection

2023-05-04 14:30:04下载

积分：1
Regs
一个小寄存器堆，使用参数化编程，附有仿真代码，可直接在vivado（2018.2版本及以后）上运行(A small register heap, using parametric programming)

2019-04-03 14:19:55下载

积分：1
VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。...
VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。-VHDL description of a simple image to narrow the module, will be PAL system of 720 × 576 image reduced to 512 × 410, using the recent Pro-domain method, 13.5MHz clock can handle PAL video in real time.

2022-06-11 23:09:14下载

积分：1
速率发生器
应用背景通用模块，以产生可重构的源时钟频率的传输速率。该模块可用于UART，自定义串口协议等。提供一个时钟发生器模块产生可选；-波特利率和；——时钟源（可选择分因素）；还产生接收；——时钟的16倍，8倍，倍，倍的传输波特率；关键技术UART，VHDL，FPGA，CPLD programmanle逻辑器件。设备无关的代码

2023-01-24 03:05:04下载

积分：1
these files are written in verilog but i am uploading in text format
these files are written in verilog but i am uploading in text format

2023-08-21 20:45:02下载

积分：1
Hardware Description Language VHDL of the frequency counter program can be used...
硬件描述语言VHDL的频率计程序,可用于做实验,或者初学者借鉴.-Hardware Description Language VHDL of the frequency counter program can be used for experiments, or the beginners learn.

2023-01-23 07:20:04下载

积分：1
sonic
基于FPGA的超声波测距，通过数码管显示距离(FPGA-based ultrasonic distance)

2015-04-27 15:41:19下载

积分：1
uart2spi-master
说明： this code works with spi and uart interfaces.

2020-07-21 21:10:59下载

积分：1
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)

2013-08-18 14:49:14下载

积分：1

696518资源总数
106227会员总数
11今日下载

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现...

0 个回复

热门标签

热门下载