登录
首页 » VHDL » LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现...

LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现...

于 2022-02-26 发布 文件大小:1.06 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EDA应用中ROM具体定义实例,供大家学习和写程序参考之用
    EDA应用中ROM具体定义实例,供大家学习和写程序参考之用-EDA applications, examples of the specific definition of ROM, for everyone to learn and write programs for reference
    2022-07-07 21:49:00下载
    积分:1
  • code
    直接序列扩频通信(主要包括BPSK调制和BPSK解调以及PN码的产生)(Direct sequence spread spectrum communication (including BPSK BPSK modulation and demodulation, and the PN code generation))
    2013-05-31 14:04:09下载
    积分:1
  • qiartus2use
    verilog仿真硬件的工具qiartus2的使用教程,内容简单易懂,初学必备(Verilog simulation tool for hardware qiartus2 the use of tutorials, easy-to-read content, learning essential)
    2008-06-19 08:03:04下载
    积分:1
  • Verilog implementation USB program, open the project file with the ISE can be
    Verilog实现的USB程序,用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be
    2022-01-21 21:28:31下载
    积分:1
  • rs232
    异步串行传输的verilog hdl 功能文件以及测试文件(The verilog hdl source and the testbench of asynchronous serial transmission )
    2009-12-27 16:02:38下载
    积分:1
  • yiweijicunq
    16位右移位寄存器 下面描述的是一个位宽为16位的右移位寄存器,实际具有环形移位的功能,是在右移位寄存器的基础上将最低位的输出端接到最高位的输入端构成的。其功能为当时钟上升沿到达时,输入信号的最低位移位到最高位,其余各位依次向右移动一位。(16-bit right shift register The following description is a right shift register with a bit width of 16 bits. It actually has the function of circular shift. It is based on the right shift register, which connects the lowest bit output terminal to the highest bit input terminal. Its function is that when the rising edge of the clock arrives, the lowest displacement of the input signal reaches the highest position, and the rest of you move one bit to the right in turn.)
    2020-08-18 09:58:21下载
    积分:1
  • FPGA控制AD7321的模块
    FPGA控制AD7321的模块,是本人亲自试验过的。有Verilog源码,和简单文档(Fpga control module of ad 7321, is I personally tested. Verilog source code, and simple documentation)
    2018-01-31 20:04:27下载
    积分:1
  • Using FPGA realize DDS, can be frequency, amplitude from hardware to complete
    用FPGA实现DDS,可变频,幅值由硬件完成-Using FPGA realize DDS, can be frequency, amplitude from hardware to complete
    2022-04-02 05:52:39下载
    积分:1
  • 小波变换VHDL
    JPEG2000中的小波变换部分的VHDL源代码。 JPEG2000的核心算法是建立在离散小波变换基础之上的。由于离散小波变换的优良特性使得它成为JPEG2000的核心编码技术:一方面,它能很好地消除图像数据中的统计冗余;另一方面,小波变换的多分辨率变换特性,很好地利用了人眼视觉特性,而且小波变换后的图像数据,能够保持原图像在各种分辨率下的精细结构,为进一步去除图像中其它形式的冗余信息提供了便利。 首先对输入数据按行作小波变换,经水平滤波后并下采样分解出沿水平方向上的低频和高频分量。其次对行处理后的数据按列进行垂直滤波和下采样,这样一幅图像就被分解成四个尺寸分别为原图的四分之一的子图,它们对应十四个子频带:分别为水平方向低频和垂直方向低频(LL子带)、水平方向低频和垂直方向高频(LH子带)、水平方向高频和垂直方向低频(HL子带)、水平方向高频和垂直方向高频(HH子带),HL,LH,HH称为细节子图,LL称为低分辨率子图。再对LL再作运算,可得到二级小波变换如图3所示。可以看出在高频子带中的能量非常低,大部分能量都集中在LL子带中,这对于图像压缩很有利。
    2023-04-21 08:15:03下载
    积分:1
  • pll
    fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载