网站首页

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现...

于 2022-02-26 发布文件大小:1.06 kB

 0  39

下载积分: 2 下载次数: 1

我要下载

代码说明：

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

str
these are verilg prgms

2012-12-05 18:12:51下载

积分：1
61EDA_B95
开发板原理图自己可以设计开发板为什么一定要买呢(Development board schematic can design their own development board why they must buy it)

2008-12-09 15:58:55下载

积分：1
plldesign
pll(phase locked loop) is used to fix the circuit to particular frequency

2014-03-18 17:14:26下载

积分：1
ds180_7Series_Overview
对赛灵思7系列的三种型号的FPGA进行了综述(xilinx 7 productin overview)

2012-06-13 15:04:23下载

积分：1
vhdl
code for fft non synthesisable in xilinx ise

2013-09-30 13:16:13下载

积分：1
StopWatch
This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.

2013-10-04 00:53:49下载

积分：1
四位静态数码管控制器，含详细的中文注释，ＶＥＲＩＬＯＴ源码．...
四位静态数码管控制器，含详细的中文注释，ＶＥＲＩＬＯＴ源码．-4 static digital tube controller, with detailed notes in Chinese, VERILOT source.

2022-03-29 22:12:43下载

积分：1
基于nios ii 驱动altera de1开发板上的lcd和ps2鼠标模块工程
基于nios ii 驱动altera de1开发板上的lcd和ps2鼠标模块工程-based on the nios ii drive the lcd and ps2 module of altera de1 develop board

2022-03-12 01:14:50下载

积分：1
用vhdl编写的简易电子中设计，经过测试成功，且用记事本上载，无需阅读器进行阅读。
用vhdl编写的简易电子中设计，经过测试成功，且用记事本上载，无需阅读器进行阅读。-Use of VHDL in the preparation of simple electronic design, has been tested successfully, and use Notepad to upload without reader reading.

2022-10-13 17:45:03下载

积分：1
UART_Send_handle
这是一个很好的基于verilog的串口通信422模块，已经经过多次验证，绝对可靠，可直接使用，本人已在工程中多次使用，无误差(This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error)

2021-04-07 15:49:01下载

积分：1

696522资源总数
104046会员总数
29今日下载

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现...

0 个回复

热门标签

热门下载