登录
首页 » VHDL » 圆形的 FIFO 缓冲区

圆形的 FIFO 缓冲区

于 2022-02-27 发布 文件大小:1.04 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Farrow-filter-design
    两篇中文论文,详细叙述了Farrow滤波器的设计方式和理论基础,非常实用!(Two Chinese papers, described in detail Farrow filter design methods and theoretical foundation, very useful!)
    2013-11-15 17:15:20下载
    积分:1
  • multiplication
    我感谢我能找到这个页面WAP相同的帮助。我在开始设计的VHDL的电路。
    2023-01-29 02:40:04下载
    积分:1
  • cpu_design
    FPGA MIPS架构CPU,五段流水线功能,ISE开发,verilog语言,可综合,模拟结果正确,内含设计报告(FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language)
    2020-12-03 13:09:25下载
    积分:1
  • 可综合的Verilog语法和语义,从大学教师cambri…
    《可综合的Verilog语法》国外著名大学老师编写,对于理解verilog HDL文件的可综合与不可综合会有帮助。-synthesizable Verilog syntax and semantics,by teachers from university of Cambridge,It is userful for verilog HDL design.
    2022-03-31 07:34:29下载
    积分:1
  • LS-versus-MMSE
    这是基于MIMO-OFDM的同步算法研究的源程序。本程序采用的极大似然估计的方法。(This is based on MIMO-OFDM synchronization algorithm source code. The program uses the method of maximum likelihood estimates. )
    2012-12-13 15:32:49下载
    积分:1
  • SDRAM
    SDRAM的驱动程序,主要是对SDRAM各类状态进行驱动,有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)
    2020-06-23 01:40:02下载
    积分:1
  • 采用硬件描述语言Verilog HDL实现人回答功能,H.
    用verilog hdl硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。-Using hardware description language verilog hdl people realize Answer feature, have timing, scoring and alarm functions.
    2022-03-17 02:15:20下载
    积分:1
  • 从站设计在Altera的fpga上实现powerlink的从站设计
    在Altera_PFGA上实现POWERLINK从站设计,这是目前最好的的最具爱的实现方案,具有很实用的参考价值。文章介绍了实现方案和主要思路。
    2022-04-11 11:24:04下载
    积分:1
  • sin_wave
    在vivado开发环境下,调用ram IP,实现可调频的正弦波信号发生器。(vivado IP signal generator)
    2020-09-21 23:27:52下载
    积分:1
  • ethernet-verilog
    非常详细的千兆以太网MAC verilog代码,可以供硬件设计时有关网络的开发参考(Very detailed Gigabit Ethernet MAC verilog code, can be used for hardware design of the network to develop a reference)
    2020-09-19 11:27:57下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载