登录
首页 » VHDL » 圆形的 FIFO 缓冲区

圆形的 FIFO 缓冲区

于 2022-02-27 发布 文件大小:1.04 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DE2 SOPC LCM
    DE2 S O P C 用硬件语言 描述地 开发板上测试 CLM模块 实现视频传输-DE2 SOPC LCM
    2022-07-01 11:31:51下载
    积分:1
  • 脉动进位加法器
    设计的结构是纹波进位加法器,但执行的操作是加法和减法,两种操作都是32位的,具体取决于控制信号。如果控制信号为“1”,则选择减法,然后选择“0”,然后选择加法
    2022-02-02 17:58:16下载
    积分:1
  • eab_vhdl
    EAB_VHDL
    2022-09-14 12:10:03下载
    积分:1
  • A-Memristor-SPICE-Model
    一篇讲述如何在pspice软件中仿真忆阻器(memristor)替代蔡氏混沌电路中的非线性电阻进而观察研究混沌相图的文献(How about a software simulator pspice memristor (memristor) alternative Chua' s chaotic circuit chaotic nonlinear resistance and then observe the phase diagram of the literature)
    2011-11-17 16:04:55下载
    积分:1
  • jtag
    verilog语言编写的jtag(边界扫描模块),初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)
    2021-04-27 14:38:44下载
    积分:1
  • 利用VHDL实现CPLD(EPM240T100C5)的串口发送程序
    利用VHDL实现CPLD(EPM240T100C5)的串口发送程序-Using VHDL realize CPLD (EPM240T100C5) Serial sending procedures
    2022-12-18 02:35:03下载
    积分:1
  • 整个工程代码
    说明:  掌握SDRAM数据读写、刷新、初始化以及FPGA串口收发时序,熟练FIFO IP核的生成和调用。(Master SDRAM data read and write, refresh, initialization and the timing of sending and receiving of the serial port of the FPGA, skilled in the generation and invocation of the FIFO IP core.)
    2019-01-21 17:21:27下载
    积分:1
  • Altium Partner SN-1000010 r10
    Browser modularization processing, browser modularization combing, browser modularization expansion
    2020-06-24 04:20:01下载
    积分:1
  • 可控制器
    应用背景此代码是用于执行器和传感器,可以在网络中实现一个很好的连接与其他节点和主。关键技术VHDL代码 ;可以控制位CRC校验和填料-掩模的验收规范
    2022-01-26 00:30:01下载
    积分:1
  • FPGA_can
    实现基于FPGA的控制MCP2515发送的程序,本人编写通过测试,希望提供帮助(FPGA-based control program sent MCP2515, I write to pass the test, hoping to help)
    2020-12-31 09:28:59下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载