登录
首页 » Verilog » ALU verilog

ALU verilog

于 2022-02-27 发布 文件大小:295.08 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。 乘法运算的符号操作数,2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • coe
    自动计算fir滤波器系数的工具,不妨一试(Automatic calculation of filter coefficients fir tools, try)
    2009-04-11 17:20:49下载
    积分:1
  • DPLL_TEST
    单相数字锁相环 鉴相器 环路滤波器 数控振荡器(Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator)
    2013-05-17 11:16:13下载
    积分:1
  • fpga
    简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)
    2013-07-16 13:04:03下载
    积分:1
  • gmsk
    说明:  利用fpga实现gmsk的调制并仿真,全部代码(Fpga implements gmsk)
    2020-12-24 00:09:06下载
    积分:1
  • BOC
    基于matlab的BOC仿真程序,包含BOSK调制等。(Based on the matlab the BOC simulation program, contains modulation BOSK.)
    2021-03-12 19:09:25下载
    积分:1
  • alu
    说明:  VHDL实现的算术逻辑计算单元(ALU),包括modersim测试文件,即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)
    2011-03-26 21:18:01下载
    积分:1
  • EEPROM_RD_WR
    本程序包含:EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块(eeprom_wr.v)、信号产生模块(signal.v)和顶层模块(top.v) ,这样可以有一个完整的EEPROM的控制模块和测试文件,本文件通过测试。(This procedure includes: EEPROM of the functional model (eeprom.v), read/write EEPROM acts of verilog HDL modules (eeprom_wr.v), signal generator module (signal.v) and top-level module (top.v), this can have a EEPROM complete control module and test document, this document is to pass the test.)
    2008-12-23 15:04:20下载
    积分:1
  • cordic
    不同角度cordic在接收端的解调
    2023-04-02 09:10:04下载
    积分:1
  • fpalign_struct
    floating point alignment
    2013-03-11 16:53:31下载
    积分:1
  • n_bit_counter
    n bit generic shift registers
    2011-03-18 17:55:19下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载