-
Actel的core8051
Actel的core8051，周立功在做，免费版没有片上调试功能、无跟踪寄存器、无硬件触发器，代码不可见
- 2022-03-21 13:55:23下载
- 积分：1
-
pl_read_write_ps_ddr
说明： PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。(The efficient interaction between PL and PS is the top priority of zynq 7000 SoC development. We often need to send a large amount of data from PL to PS for real-time processing, or send the processing results from PS to pl for real-time processing. In general, we will think of using DMA for processing, but various protocols are very troublesome and the flexibility is poor. This course explains how to use Axi directly Bus to read and write DDR data of PS terminal, which involves axi4 protocol, FPGA debugging of vivado, etc.)
- 2021-01-22 17:46:44下载
- 积分：1
-
fixpmul
verilog 有符号数 乘法器模块(verilog signed multiplyer)
- 2018-04-07 21:36:14下载
- 积分：1
-
QAMMod
QAM调制，解调matlab代码，包含BPSK，QPSK,16QAM,64QAM,256QAM,1024QAM,4096QAM。其中调制方式。代码通过验证。(QAM modulator,demodulator)
- 2020-10-26 16:59:59下载
- 积分：1
-
基于 Fpga 的高速 8 位吠陀乘法器
本文介绍了 8 位Vedic乘法器提升传播执行延迟，当相比传统的乘数，像阵列乘法器、 布劳恩乘数、 改性的 booth
型乘法器和华莱士树型乘法器
- 2022-03-20 05:49:21下载
- 积分：1
-
src
Crossroad traffic lights with visualization in tcl/tk and verilog code
- 2010-07-22 03:43:55下载
- 积分：1
-
systolic_arry
利用systolic_arry实现矩阵的乘法/求逆等操作 矩阵为4*4矩阵 所发压缩包为ISE14.6的整个开发工程。
- 2022-03-21 10:49:32下载
- 积分：1
-
DDR2控制器，verilog源码
利用verilog编写的ddr2控制器，实现了ddr2的读写功能，在xilinx vietex5上得以实现，实现了成像算法中的数据转置，啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊
- 2022-05-16 19:11:59下载
- 积分：1
-
CPUdesign
说明： 计算机组成原理实验多时钟周期CPU设计，包含VHDL代码的设计，实验电路图，实验详细截图。(Computer component experiments designed more CPU clock cycles, including VHDL code design, test circuit, test detailed screenshots.)
- 2020-09-07 19:28:05下载
- 积分：1
-
doc
e200 riscv open code user guide
- 2020-06-15 22:45:01下载
- 积分：1
