网站首页

sumador 4 位空格 de 2 numeros hexadecimales con resultado en 十进制 en 联合国显示德 7 segmentos 语言

于 2022-03-03 发布文件大小:122.09 kB

 0  99

下载积分: 2 下载次数: 1

我要下载

代码说明：

电路建模在总和 2 的 4 位十六进制的数字，将结果转换为十进制数和显示上 7 分割数据的语言。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

UART_prj_ViHDL
vhdl project at sbu uni in iran uart

2010-05-08 16:18:37下载

积分：1
EDanDanAssistg
蛋蛋助手,可以动态配置生成代码格式,方便ORM或或程序员的生成工作，经测试 (Egg assistant, can be dynamically configured to generate code format, convenient ORM, or programmer generation work, tested)

2012-09-10 00:33:07下载

积分：1
FPGA实现LC12S无线通讯模块收发
FPGA实现LC12S无线通讯模块收发，使用Verilog语言。程序实现一个模块根据案件发送数据，另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。

2022-01-26 03:51:50下载

积分：1
Verilog实现基于FPGA的反应测试系统
2016年4月19日22:51:52 反应测试系统

2022-01-27 17:49:48下载

积分：1
Verilog入门
本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。缩略语清单：对本文所用缩略语进行说明，要求提供每个缩略语的英文全名和中文解释。参考资料清单：请在表格中罗列本文档所引用的有关参考文献名称、作者、标题、编号、发布日期和出版单位等基本信息。

2022-06-30 05:00:17下载

积分：1
vhdl
vhdl状态机设计,文件简单详细易懂，可以使用在交通灯，文件配置等系统上。(vhdl state machine design, simple, detailed and easy to understand, you can use the traffic light system file configuration file.)

2012-09-04 15:21:53下载

积分：1
Noc
credit base network on chip(network on chip (noc))

2020-06-19 11:40:02下载

积分：1
simwindfarm-v1.0
GFHGFHGFH DFHFDHD GHDHFDHHFD DFHFDHDF

2021-04-11 22:08:57下载

积分：1
LMS
verilog实现的LMS的算法，另外有tb文件可以测试已测试代码正确……(verilog implementation of LMS algorithm, another tb files can test the code has been tested properly ......)

2021-03-12 15:29:25下载

积分：1
rfid_re
VHDL实现 DDS。大家共享吧，一起学习，一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)

2008-05-16 15:12:13下载

积分：1

696516资源总数
106481会员总数
12今日下载

sumador 4 位空格 de 2 numeros hexadecimales con resultado en 十进制 en 联合国显示德 7 segmentos 语言

0 个回复

热门标签

热门下载