登录
首页 » Verilog » sumador 4 位空格 de 2 numeros hexadecimales con resultado en 十进制 en 联合国显示德 7 segmentos 语言

sumador 4 位空格 de 2 numeros hexadecimales con resultado en 十进制 en 联合国显示德 7 segmentos 语言

于 2022-03-03 发布 文件大小:122.09 kB
0 108
下载积分: 2 下载次数: 1

代码说明:

电路建模在总和 2 的 4 位十六进制的数字,将结果转换为十进制数和显示上 7 分割数据的语言。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • spi_test
    基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • axilite_axistream_bfm
    axilite_axistream_bfm,有了这个仿真模型,可以模拟AXI总线的读写时序,开发用户自定义功能的IP核,再也不用频繁的下载到FPGA开发板中测试了,也不需要使用繁琐的逻辑分析仪如chipscope、signaltap等工具调试代码,一切bug都可以在仿真过程中解决掉。
    2023-04-06 07:15:04下载
    积分:1
  • percent
    verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)
    2005-03-08 21:33:38下载
    积分:1
  • 频率计实验程序代码
    说明:  XC7A35TCSG324-1的Verilog频率计程序,支持十分频,支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
    2019-12-24 13:40:45下载
    积分:1
  • ModelSim_
    FPGA编写环境,具有仿真容易,软件内存小的特点(FPGA authoring environment, with easy simulation software features small memory)
    2013-07-24 19:20:57下载
    积分:1
  • 异步FIFO
    自己编写的同步和异步FIFO的verilog代码,验证过,有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
    2020-07-03 07:00:02下载
    积分:1
  • dpll
    说明:  在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • 11-07-11
    AD9910实现脉冲内线性调频信号,仅供参考(AD9910 to achieve linear FM pulse signal, for reference only)
    2013-09-16 10:52:00下载
    积分:1
  • ag-overview
    agilex fpga description
    2019-05-13 18:21:04下载
    积分:1
  • updown
    VHDL Programmes -2 for dumping on FPGA
    2014-02-12 00:22:46下载
    积分:1
  • 696516资源总数
  • 106794会员总数
  • 11今日下载