-
DC_EX verilog 实现
pipeline 的基础，用于各种technique 的 test bench.
- 2022-02-14 05:22:35下载
- 积分：1
-
FPGA实现1Gb以太网
简单的以太网例程,verilog语言,vivado环境
- 2022-01-28 12:02:23下载
- 积分：1
-
my_test_rw_pack9
基于Verilog HDL的SDRAM控制器。
实验条件：
工具：Quartus II 6.0 ,SignalTap II
FPGA：Altera Cyclone EP1C12Q240C8N
SDRAM：HY57V283220T-6(SDRAM controller based on Verilog HDL.
Experimental conditions:
Tools: Quartus II 6.0, SignalTap II
FPGA: Altera Cyclone EP1C12Q240C8N
SDRAM: HY57V283220T-6)
- 2013-01-31 11:13:26下载
- 积分：1
-
GAMMA 校正
基于Altera DE2 实现图像的GAMMA校正， 图像通过DE2 pannel存入sram中，对sram 中的图像像素进行gamma 校正后存回sram中，最终处理效果可通过将DE2连接至CRT屏幕，通过DE2 pannel将图像显示在CRT 屏幕上
- 2022-03-04 23:00:30下载
- 积分：1
-
Риторика_Зачетная работа
access must be conf urr arr
- 2019-05-29 20:23:53下载
- 积分：1
-
8比特的约翰逊计数器
用Verilog语言编写程序实现8比特约翰逊计数器(Write a program in Verilog language to implement the 8 bit Johnson counter.)
- 2020-11-29 18:59:27下载
- 积分：1
-
数码管显示
在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
- 2021-04-17 10:08:52下载
- 积分：1
-
AXI slave
一个AXI slave的Verilog实现代码，内部有基于UVM编写的testbench,该slave是基于AXI3协议来实现的，可以给初学者一些启示
- 2023-09-07 19:50:05下载
- 积分：1
-
iic总线基于Verilog的实现
基于Verilog HDL语言实现8位数据在iic总线上的读写
- 2022-06-17 23:19:05下载
- 积分：1
-
Micron_SDRAM_DDR2Simulation_model_Verilog
DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
- 2020-10-29 17:49:57下载
- 积分：1
