登录
首页 » Verilog » 跨时钟域的异步fifo设计

跨时钟域的异步fifo设计

于 2022-03-07 发布 文件大小:5.04 MB
0 80
下载积分: 2 下载次数: 1

代码说明:

跨时钟域的异步fifo设计设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。  一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到,但它为更多的复杂设计搭建一个平台,这是非常有用的

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Modelsim
    不错的Quartus II 与modelsim结合仿真简介笔记,较为适合初学者,希望对大家有帮助!()
    2008-06-06 18:16:53下载
    积分:1
  • shuzi
    讲述了全数字信号发生器部分频率值测算的表格(Full digital signal generator frequency value calculation form )
    2011-12-17 00:55:01下载
    积分:1
  • rtl_wangjiangxing
    ecc椭圆算法RTL,verilog源代码经过验证,用于FPGA或者ASIC(ECC elliptic curve encryption algorithm for Verilog implementation)
    2015-01-29 18:43:47下载
    积分:1
  • 六进制
    非常基础且实用的六进制加法器,采用VERILOG语言编写而成。(very common and uesfully tool--counter6, iy is writed by Verilog.)
    2017-11-25 23:25:39下载
    积分:1
  • 用Verilog实现的中值滤波代码
    在ISE下的中值滤波代码,采用的Verilog HDL语言,已经验证通过,方法简单,适合初学者使用,欢迎改进交流。。。。。。。。。。
    2023-05-17 13:00:03下载
    积分:1
  • sb133
    Based on SVPWM three-level inverter matlab simulation, It describes the application of load forecasting, EULER numerical analysis method.
    2017-08-28 20:49:27下载
    积分:1
  • vjtag
    说明:  quartus vitual jtag代码使用接口,通过该接口模板方便使用者通过jtag在线读取FPGA的数据。(The quartus virtual JTAG code uses an interface, through which users can read FPGA data online.)
    2020-05-06 09:42:50下载
    积分:1
  • 免费 USART 的 verilog
    嗨我是 implimanted,所有供公众使用的波特率 RatePlease 共享中测试此 codework
    2022-06-15 02:32:33下载
    积分:1
  • vgachar
    VGA显示程序VHDL版本,适用于ALTERA的CPLD(VGA display program applies ALTERA CPLD)
    2012-05-31 10:35:14下载
    积分:1
  • 二极管发光代码
    描述发光耳机光的原理,而且可以调节二极管发光的时间,还有亮 的顺序。并通过实验版进行验证
    2022-02-21 00:52:08下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载