登录
首页 » Verilog » FPGA数码管时钟显示

FPGA数码管时钟显示

于 2022-03-18 发布 文件大小:1.22 MB
0 82
下载积分: 2 下载次数: 1

代码说明:

FPGA时钟显示程序,可以按照正常的时间,频率可调,数码管显示00-00-00,中间的-可改。只要采用嵌套的循环结构实现

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PCIeData-Link-Layer-Specifications
    PCIe数据链路层的协议详解,对做PCIe接口有非常重要的指导价值。(PCIe data link layer protocol detailed, do PCIe interface very important value.)
    2012-08-31 12:33:15下载
    积分:1
  • dpll
    说明:  在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • 101序列检测器
    2022-01-27 21:51:40下载
    积分:1
  • verilog___UART
    Verilog 编写的串口通信模块 带测试代码(Verilog prepared by the serial communication module with a test code)
    2012-05-24 20:38:27下载
    积分:1
  • LCD_test
    this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
    2013-07-25 14:43:43下载
    积分:1
  • FPGA_merge
    关于FPGA排序算法的研究文献,有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)
    2016-11-22 21:12:56下载
    积分:1
  • SMBus
    SMBus控制器的VHDL源码程序,适用于Quartus2,ISE等开发环境。(The SMBus controller VHDL source code procedures applicable to Quartus2 ISE development environment.)
    2021-03-24 18:39:14下载
    积分:1
  • Verilog数字系统设计教程(第二版) 夏宇闻
    Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
    2020-06-20 18:40:02下载
    积分:1
  • VHDL_Snake_Game
    在FPGA开发板上用VHDL语言实现了贪吃蛇游戏,开发软件为quartus 2.这是详细的实验报告,包括源码(Snake game with VHDL FPGA development board, software development quartus 2 This is a detailed experimental report, including the source)
    2012-06-25 16:15:26下载
    积分:1
  • m60
    使用verilog实现模六十计数即0-1-2-3-4-5-.......-59-0-1-2的功能。(Use Verilog to realize the function of the mode sixty count, 0-1-2-3-4-5-....-59-0-1-2.)
    2018-02-10 14:13:27下载
    积分:1
  • 696518资源总数
  • 105578会员总数
  • 20今日下载