登录
首页 » Verilog » 硬件和软件监测仪高级别系统对芯片验证

硬件和软件监测仪高级别系统对芯片验证

于 2022-03-19 发布 文件大小:1.47 MB
0 65
下载积分: 2 下载次数: 1

代码说明:

今天的系统芯片 (SoC) 验证发生在低的抽象级别,通常在寄存器传输级(RTL)。随着 SoC 设计的复杂性,它是越来越重要了,搬到较高抽象级别的验证。硬件/软件协同仿真是这一步方向,而是由于错误的处理器不足够型号和低速的硬件仿真速度。系统级监测,通常用于基于事件的软件调试,提供有关任务调度事件,任务间通信信息和, 同步信号量/资源、 I/O 中断等我们目前 MAMon1可以监测系统两个监视逻辑级和系统级的 单/多处理器片上系统。小硬件探测器单元集成在 SoC 设计中,并通过一个基于主机的监测工具环境的并行端口链接连接。探头装置在运行时,在目标系统中收集的所有事件和时间戳他们的分辨率为 1 s。事件然后存储在主机上的数据库进行进一步的处理。本文将叙述 MAMon 以及它适用于软件和硬件监控。本文还描

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • concurrent
    VHDL operators basics
    2013-09-10 14:44:51下载
    积分:1
  • 道路检测
    以Cyclon II 系列芯片EP2C35F672C6N 为核心的开发板,用verilog语言描述高速公路上汽车行驶的状态,检测t时刻高速公路上汽车行驶的是否在当前规定的车道内。
    2022-07-05 03:48:17下载
    积分:1
  • 138
    用vhdl 语言实现138译码器,用vhdl 语言实现138译码器,(vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl )
    2009-04-21 12:32:17下载
    积分:1
  • verilog语言 秒表程序源代码及时序图
    用verilog语言详细编写的源代码及顶层文件,含有时序图分析。要求有Quartus2开发环境。
    2022-05-20 14:07:49下载
    积分:1
  • verilog实现流水线mips
    个人作业,mips流水线cpu,支持mips-c3指令集
    2023-03-11 10:15:03下载
    积分:1
  • verilog 多周期CPU设计
    计算机组成与设计课程设计 用verilog与FPGA设计多周期CPU 通过modelsim仿真与ISE综合
    2022-02-28 19:50:26下载
    积分:1
  • Tutorijal 6
    Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • Verilog
    基于FPGA的16QAM调制解调设计,以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
    2021-02-19 16:29:44下载
    积分:1
  • uart_byte_rx
    说明:  libero soc工程,实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
    2020-06-21 09:20:01下载
    积分:1
  • 用Verilog实现的八位存储器参考代码
    我们按照应用的需求来定义计算机,本文介绍一个非常简单的CPU的设计,它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte,其中1byte=8bits。所以这个CPU就有6位的地址线A[5:0],和8位的数据线D[7:0]。   我们仅定义一个通用寄存器AC(8bits寄存器),它仅仅执行4条指令如下:   Instruction   Instruction Code   Operation   ADD   00AAAAAA 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-04-28 07:03:19下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载