-
新的窗口监控并行BIST
应用背景输入向量并行内置自测试（BIST）监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期（CTL），即为测试所需的时间完成，而电路工作正常；关键技术内置自测试（BIST）技术构成的一类方案这将提供高性能测试的性能故障覆盖，而同时，他们放松的依赖昂贵的外部测试设备；
- 2022-01-22 16:20:28下载
- 积分：1
-
VCS_labs
说明： EDA软件VCS学习中用到的实际例子，都已经通过调试验证(Practical examples used in the learning of EDA software VCS have been verified by experiments.)
- 2019-04-29 11:45:52下载
- 积分：1
-
resolutionquartusII
用verilog编写的分辨率提高的源代码 采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)
- 2021-05-14 18:30:02下载
- 积分：1
-
exp12
说明： 浙江大学计算机组成实验12指令扩展多周期CPU实现(The implementation of 12 instruction extended multi cycle CPU in Computer Composition Experiment of Zhejiang University)
- 2020-10-09 16:17:35下载
- 积分：1
-
inv_matrix
矩阵求逆模块硬件实现,用verilog语言，基于ISE开发环境(implement of inverse matrix)
- 2021-03-24 10:19:14下载
- 积分：1
-
RISC
URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)
- 2019-06-16 23:07:39下载
- 积分：1
-
8_LigWater
FPGA，VHDL语言 ：分频1S 8位流水灯，适用于所有FPGA芯片，VHDL源程序！！(FPGA, VHDL language: divide-1S 8 light water, and apply to all FPGA chip, VHDL source code! !)
- 2012-10-02 11:25:50下载
- 积分：1
-
STM32F10x几种功能demo
STM32F107几种功能demo：串口，定时器，外部中断，systick，看门狗等实例
- 2022-03-21 00:47:07下载
- 积分：1
-
dividefrequency
如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)
- 2009-02-13 15:45:38下载
- 积分：1
-
A Designers Guide to Asynchronous VLSI
异步VLSI大规模电路设计的圣经，一本很经典的异步电路入门书籍(The Bible of Asynchronous VLSI Large Scale Circuit Design, A Classic Introduction to Asynchronous Circuits)
- 2020-06-23 21:40:02下载
- 积分：1
