网站首页

Verilog模块的缓存设计

于 2022-03-22 发布文件大小:1.43 kB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。此模块包含替换执行和测试平台

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

IOLED
基于单片机显示原理的IO和LED显示原理(Based on the principle of IO chip and LED display shows the principle)

2011-09-02 17:09:24下载

积分：1
liuy
一个精确时钟的v-log程序，只用一个全局时钟，增加了精确度(An accurate clock in the v-log program, only one global clock, increased accuracy)

2010-08-25 12:26:25下载

积分：1
Hamming
汉明码转换，在FPGA上用verilog实现(hamming encoder, using FPGA)

2011-05-22 09:46:09下载

积分：1
jtag
verilog jtag源码及原理，还有debug模块。边界扫描等(verilog jtag source and principle, as well as debug module. Boundary-Scan, etc.)

2021-04-27 14:18:44下载

积分：1
EP3C16_Nios_MMA7455
实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )

2013-01-29 13:22:50下载

积分：1
R_I_CPU
学校实验，用Verilog实现的单周期CPU,分别实现I型、R型、指令，使用的工具为ISE(School experiments, using Verilog to achieve a single cycle CPU, respectively, to achieve I type, R type, instruction, the use of tools for ISE)

2018-06-11 16:38:10下载

积分：1
LCD
LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)

2009-05-03 10:34:47下载

积分：1
zobrazenie_16_bit_cisla_paralel
16 bit switch input view in hexa format on 7seg display

2013-08-16 00:50:49下载

积分：1
litepcie源程序
lite pcie 的程序，参考demo可以用来熟悉pcie axi-lite方式

2022-10-11 13:15:03下载

积分：1
电梯控制器
一个9层电梯的代码。每层电梯入口处，要求开关1，电梯内设有乘客到达的停止开关的水平。（没有下降的按钮，一楼九楼没有上行键）

2023-08-07 07:00:03下载

积分：1

696516资源总数
106641会员总数
4今日下载

Verilog模块的缓存设计

0 个回复

热门标签

热门下载