-
20190717
说明： uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device
- 2020-06-21 21:40:01下载
- 积分：1
-
xapp1248
说明： Implementing SMPTE SDI Interfaces with UltraScale GTH Transceivers
- 2019-12-06 17:24:49下载
- 积分：1
-
FPGA PWM输入与输出
自己写的pwm占空比采集与输出 但是没有计算占空比，如果又需要可以自己修改计算并显示占空比，该程序已经测试过了，可以使用，拿出来供大家分享，新手写的如有不足请大牛带飞。
- 2022-01-28 02:10:47下载
- 积分：1
-
mancheshitebianjiema
用VHDL编写的曼切斯特编解码，适用于以太网上流行的基带传输数字编码。(Manchester encoding and decoding written using VHDL, popular Ethernet baseband transmission of digital coding.)
- 2012-05-25 15:16:35下载
- 积分：1
-
Tri-Eth
采用xilinx三太以太网ip核，tri-mode MAC完成千兆以太网数据传输(Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed)
- 2014-03-06 22:00:43下载
- 积分：1
-
多进制数字频率调制(MFSK)系统VHDL程序
多进制数字频率调制(MFSK)系统VHDL程序-Multi-band digital frequency modulation (MFSK) system VHDL procedures
- 2022-04-13 12:32:15下载
- 积分：1
-
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL...
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL-State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL
- 2022-05-14 13:34:13下载
- 积分：1
-
基于DDS的移相信号发生器的设计
4、各个功能的主要源程序
1、移相模块：
= 1 * GB2 * MERGEFORMAT ⑴、相位累加器：
architecture one of add32 is
begin
s
- 2023-02-10 04:25:04下载
- 积分：1
-
S03_基于ZYNQ的DMA与VDMA的应用开发
说明： VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)
- 2020-06-17 11:40:02下载
- 积分：1
-
通过VHDL语言的例子，乒乓球运动的FPGA原型样机（2章）是
应用背景FPGA原型的VHDL例子提供一系列清晰，易于遵循的快速代码开发模板；大量的实际例子来说明和强化的概念和设计技术；现实可实施的项目和测试在Xilinx原型板；深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
- 2022-08-13 14:19:44下载
- 积分：1
