登录
首页 » VHDL » Synopsys使用基本步骤使用的集成工具,有用的好东西

Synopsys使用基本步骤使用的集成工具,有用的好东西

于 2022-04-06 发布 文件大小:3.72 kB
0 45
下载积分: 2 下载次数: 1

代码说明:

使用synopsys的基本步骤,综合工具的使用说明,有用的好东西-Synopsys using the basic steps to use the integrated tools, useful good things

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • QPSK
    说明:  基于FPGA的QPSK调制解调电路设计与实现 (QPSK)
    2010-04-07 14:15:21下载
    积分:1
  • Walsh
    说明:  利用ISE编写的产生WALSH码的verilog程序,简单易懂,稍稍修改就可以产生出自己想的8 16 32 64位的WALSH码。。(Prepared using ISE verilog code generated WALSH procedures, easy to understand, a little modification can generate their own like the 8,16,32,64-bit code WALSH. .)
    2010-04-20 09:55:10下载
    积分:1
  • FPGA_Timing_Constraints_byCamp
    简要地说明时序约束的内容,对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
    2013-10-30 23:20:53下载
    积分:1
  • DDS_signal_genarator
    这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
    2013-12-23 10:12:52下载
    积分:1
  • xilinx_usb_drivers_win10_x64
    win10的xilinx usb驱动,较新版本(Xilinx USB driver for win10, newer version)
    2021-03-11 17:09:26下载
    积分:1
  • ditietickets
    利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价(Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station)
    2010-05-07 17:09:35下载
    积分:1
  • vhdl按键检测
    基于vhdl的按键检测程序。可以有效消除抖动(vhdl key dectect program)
    2018-02-26 23:48:35下载
    积分:1
  • VHDL Programing
    VHDL Programing
    2022-07-03 20:35:05下载
    积分:1
  • dgnszsz
    多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
    2013-09-20 10:20:31下载
    积分:1
  • Verilog1
    这个程序为通信中的16QAM调制程序,可用于无线或有线通信系统的调制仿真之用。(The 16QAM modulation communication this program can be used for wireless or wired communication system modulation simulation purposes.)
    2013-05-16 17:30:08下载
    积分:1
  • 696524资源总数
  • 103791会员总数
  • 67今日下载