4个按键输入,使用有限状态机来响应外部按键的控制,从而实现对秒表状态的控制,实现秒表的启动、暂停、停止和清零的功能。使用1s的时钟来控制流水的变化。-IMDN开发者社群-imdn.cn"> 4个按键输入,使用有限状态机来响应外部按键的控制,从而实现对秒表状态的控制,实现秒表的启动、暂停、停止和清零的功能。使用1s的时钟来控制流水的变化。 - IMDN开发者社群-imdn.cn">
登录
首页 » Verilog » 基于Altera DE2的数字跑表设计

基于Altera DE2的数字跑表设计

于 2022-04-09 发布 文件大小:2.22 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

将100Hz,产生6计数器的100ms,1s,10s,1min,10min的时钟,有

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • veriloghdllicheng135li
    Verilog的应用例程,包含了基本的硬件编程,加法器,触发器(Application of Verilog routines, including the basic hardware programming, adders, flip-flop)
    2010-12-14 20:38:03下载
    积分:1
  • Divider-vhdl
    This is a divider, which is depicted as well. It is a programming language Vhdl.
    2013-09-29 18:28:11下载
    积分:1
  • OFDM
    :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed-Solomon编码),交织,星座映射,FFT和插入循环前缀等模块。我另外制作了相应的解调器,可以实现上述功能的逆变换。(: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.)
    2009-04-16 12:28:17下载
    积分:1
  • MAC_TxScheduler
    Ethernet MAC-MII interface of Transmit
    2014-02-15 00:35:25下载
    积分:1
  • FPGA_SPWM
    说明:  此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
    2019-02-19 16:12:33下载
    积分:1
  • endat
    endat 2.2 接口内核,发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)
    2021-05-12 18:30:02下载
    积分:1
  • 8051Verilog_code
    8051内核的Verilog程序实现,完成普通的单片机8051内核功能.包含综合后文件和测试文件(The 8051 kernel Verilog program complete ordinary microcontroller 8051 kernel function. Contains comprehensive post files and test files)
    2021-04-14 21:38:54下载
    积分:1
  • XUAN-ZHUAN-led
    旋转LED 实现自适应转速 字幕滚动 对接的程序(Rotating LED Adaptive Speed ​ ​ subtitles scroll docking program)
    2013-02-06 16:17:56下载
    积分:1
  • vga 控制器
    这是语言代码的 vga 控制器,为使用 fpga 德 70 altera 和使用 quartus, 此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时,它翻转为零在下一个周期。因此,该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟,这一段时间的 31.76 μ s 转化。
    2022-07-24 06:02:42下载
    积分:1
  • DDS
    DDS的VHDL源代码,是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
    2007-12-11 16:26:33下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载