4个按键输入，使用有限状态机来响应外部按键的控制，从而实现对秒表状态的控制，实现秒表的启动、暂停、停止和清零的功能。使用1s的时钟来控制流水的变化。-IMDN开发者社群-imdn.cn"> 4个按键输入，使用有限状态机来响应外部按键的控制，从而实现对秒表状态的控制，实现秒表的启动、暂停、停止和清零的功能。使用1s的时钟来控制流水的变化。 - IMDN开发者社群-imdn.cn">

网站首页

基于Altera DE2的数字跑表设计

于 2022-04-09 发布文件大小:2.22 kB

 0  155

下载积分: 2 下载次数: 1

我要下载

代码说明：

将100Hz，产生6计数器的100ms,1s,10s,1min,10min的时钟，有

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

canny_edge_detector_latest2
very good code for edge detection based on vhdl programming.

2021-04-14 13:08:55下载

积分：1
usb_test
Cypress USB 的主从FPGA 控制实现代码(USB controller)

2012-10-09 10:39:52下载

积分：1
中值滤波verilog
中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog

2023-03-28 00:30:04下载

积分：1
uart
一个实用的uart协议模块，使用verilog 实现(A practical uart protocol modules, use verilog to achieve)

2013-07-25 11:43:34下载

积分：1
based-on-fpga
基于fpga的电子血压计。pdf文档，好用，内容清楚简单，转载而来(Electronic sphygmomanometer based on fpga)

2013-12-05 10:57:22下载

积分：1
uart_byte_rx
说明： libero soc工程，实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)

2020-06-21 09:20:01下载

积分：1
4 位超前进位加法器的设计
本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。

2022-03-24 06:33:28下载

积分：1
以太网FPGA程序
以太网FPGA程序 Verilog编写以太网FPGA程序 Verilog编写啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊阿阿啊啊啊啊啊啊啊啊阿

2022-01-30 23:52:49下载

积分：1
Get-20-point
this program get 20 point from user and draw functions.

2014-01-09 03:25:06下载

积分：1
systolic_arry
利用systolic_arry实现矩阵的乘法/求逆等操作矩阵为4*4矩阵所发压缩包为ISE14.6的整个开发工程。

2022-03-21 10:49:32下载

积分：1

696516资源总数
106442会员总数
11今日下载

基于Altera DE2的数字跑表设计

0 个回复

热门标签

热门下载