-
verilog 代码
基于FPGA的VERILOG语言的DS18B20温度检测程序，代码自测可用(FPGA based VERILOG language DS18B20 temperature detection program, code self test available)
- 2018-07-05 15:36:01下载
- 积分：1
-
VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序，采用按键控制循环的速度，慢速循环时间间隔为1S，快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)
- 2020-07-08 20:28:56下载
- 积分：1
-
ad数模转换
基于ad7470，ad5331的数模转换和模数转换的采集系统，已通过modelsim和quartus验证，输入0到2.5v的正弦波波形，转换输出通过采集卡的波形基本类似。
- 2022-09-22 14:55:03下载
- 积分：1
-
GPS
通过UART在FPGA数码管上显示经纬度坐标的代码(By UART displayed on FPGA digital latitude and longitude coordinates of the code)
- 2015-06-22 17:14:37下载
- 积分：1
-
manuals
ISE Design Suite Software Manuals and
Help - PDF Collection,ISE 软件手册以及帮助。(ISE Design Suite Software Manuals and Help- PDF Collection, ISE software manuals as well as help.)
- 2012-11-28 21:47:01下载
- 积分：1
-
220model
quartus 的220model 与 altera mf的库 用于fpga的modelsim仿真过程中添加到工程里面(the libary of 220 model and altera mf when we simulate the fpga project by modelsim)
- 2020-07-04 11:00:01下载
- 积分：1
-
CPU
用Verilog实现的 哈佛结构的简单指令集CPU程序，由ALU、地址译码器、指令译码器等部分组成(Part of a simple instruction Verilog realize the Harvard architecture CPU program set by the ALU, address decoder, an instruction decoder, etc.)
- 2016-05-22 10:07:29下载
- 积分：1
-
异步FIFO
自己编写的同步和异步FIFO的verilog代码，验证过，有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
- 2020-07-03 07:00:02下载
- 积分：1
-
calibration
CS5460校准程序，控制器为C8051F310，SPI通信协议，可以作为电表芯片示例(CS5460 calibration procedure, the controller for the C8051F310, SPI communication protocol, as the meter chip sample)
- 2011-08-05 00:42:09下载
- 积分：1
-
i2c_master_ip_for_nios
i2c master ip for altera nios, add in qsys
- 2018-03-02 14:50:44下载
- 积分：1
