登录
首页 » Verilog » 充分验证的iic

充分验证的iic

于 2022-04-18 发布 文件大小:2.34 kB
0 101
下载积分: 2 下载次数: 2

代码说明:

充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。  

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mmuart
    说明:  简单uart,verilog语言编写,已经经过测试,有需要的可以看看(Simple uart, Verilog language, has been tested, you can see if you need it)
    2020-06-23 20:00:01下载
    积分:1
  • cnv_enc_modify
    卷积码(2,1,7)编码器,一个输入,两个输出(Convolution code (2,1,7) encoder, an input and two outputs)
    2015-05-20 10:21:56下载
    积分:1
  • frequency-digital-phase-measuring-
    低频数字式相位测量仪,数码管显示相位差,精度为0.1(Low frequency digital phase measuring instrument, digital pipe display phase difference )
    2011-08-10 00:45:49下载
    积分:1
  • 8051_VHDL
    mc8051代码,里面功能齐全,调试方便(mc8051 code, inside a full-featured, easy debugging)
    2008-03-28 14:54:19下载
    积分:1
  • TSL1401_CCD_Test
    十分基础的CCD的测试程序,大家可以下载调试CCD(this is a ccd test chengxu ,it is very good to use ,you can down it )
    2016-03-14 16:50:18下载
    积分:1
  • 模拟Sim的简单代码
    module example_3_1(A, B, C, D, E);        output D, E;    input  A, B, C;    wire   w1;    and G1(w1, A, B);    not G2(E, C);    or  G3(D, w1, E); endmodule
    2022-10-09 10:35:03下载
    积分:1
  • 8阶的FIR的Verilog hdl实现
    使用matlab的simulink工具滤波器功能实现了FIR系数的计算,同时使用verilog hdl实现了功能仿真,通过调试在Xilinx的ZEDBOARD板子上实现了结果,使得FIR的应用得以在硬件上实现,调试和注解有写。
    2022-03-24 14:30:01下载
    积分:1
  • Verilog HDL程序LDPC编码器
    LDPC编码的Verilog HDL程序源代码,包括仿真数据等,内容比较全,用quartusII仿真的。
    2022-07-25 21:52:30下载
    积分:1
  • SystemOfTaxiFeeBasedOnVerilogHDL
    摘 要:以上海地区的出租车计费器为例,利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化,下载到EPF1OK10TC144—3芯片中,可应用于实际的出租车收费系统。 关键词:Verilog HDL;电子自动化设计;硬件描述语言;MAX+PLUSⅡ(Abstract: Shanghai taxi meter as an example, the use of Verilog HDL language designed taxi meter so that it will have the time display, billing, as well as analog taxis to start, stop, reset and other functions, and set up a dynamic scanning circuit shows that the fare and the corresponding time, shows the hardware description language Verilog-HDL design of the superiority of digital logic circuits. Source by MAX+ PLUS Ⅱ software debugging, optimization, downloaded to EPF1OK10TC144-3 chip, can be applied to the actual taxi fare collection system. Keywords: Verilog HDL electronic design automation hardware description language MAX+ PLUS Ⅱ)
    2007-09-11 10:52:52下载
    积分:1
  • ahb_sramc
    基于AHB总线的sram控制器,带有memory bist(SRAM controller based on AHB bus)
    2018-05-19 20:47:28下载
    积分:1
  • 696518资源总数
  • 105651会员总数
  • 15今日下载