登录
首页 » Verilog » 充分验证的iic

充分验证的iic

于 2022-04-18 发布 文件大小:2.34 kB
0 108
下载积分: 2 下载次数: 2

代码说明:

充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。  

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • crc_verilog_xilinx
    crc校验,非常好用,是从Xilinx的IP演化来的(crc脨 拢 脩茅 拢 卢 脟 鲁 拢 潞 脙脫脙 拢 卢 脢脟)
    2021-03-01 11:49:34下载
    积分:1
  • Verilog-SRAM
    用verilog hdl语言编写的fpga与片外sram 的读写控制(With the verilog hdl language fpga sram chip with read and write control)
    2020-12-09 15:39:18下载
    积分:1
  • histogram_new
    Verilog语言描述,统计图片的像素值直方图(Verilog,Pictures of the pixel value histogram statistics)
    2021-03-04 17:39:31下载
    积分:1
  • 编码器-使用if else 语句
    编码器 编码器是设备、 电路、 传感器、 软件程序、 算法或人 thatconverts 信息从一个格式或代码到另一个,为标准化、 速度、 保密、 安全、 或通过收缩大小节省空间的目的。 简单的编码器 一种简单的编码器电路可以接收单个活动输入 2 n 输入的行上生成二进制代码 n 并行输出线。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报 打分 发表评论 暂无评论
    2023-06-02 12:00:04下载
    积分:1
  • spi的验证ip
    用SystemVerilog写spi通信模块的验证ip结构简洁,容易上手可以作为spi设计中的验证之用
    2022-02-14 06:19:44下载
    积分:1
  • endat
    endat 2.2 接口内核,发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)
    2021-05-12 18:30:02下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • 基于Verilog的乒乓球游戏
    基于Verilog的乒乓球游戏,可以通过VGA显示来回击打乒乓球。基于spartan-3E开发板
    2022-01-26 02:39:13下载
    积分:1
  • ad9226
    说明:  ad 9226 数据采集芯片的 FPGA 实现,FPGA 对数据的采集准确,通过仿真和实测(The FPGA implementation of ad9226 data acquisition chip,FPGA data acquisition accuracy, through simulation and measurement.)
    2020-01-12 19:08:30下载
    积分:1
  • 三态以太网verilog代码
    10_100_1000 Mbps tri-mode ethernet MAC implements a MAC controller conforming to IEEE 802.3 specification. It is designed using less than 2000 LCs/LEs to implement full function. It will use inferred PADs to reduce technology dependancies. The whole project will be finished in TEN weeks inluding verilog coding,RTL level verification. A GUI configuration interface,created by tcl/tk script language,is convenient for configuring optional modules,FiFo depth and verifcation parameters. Furthermore,a verifcation system was designed with tcl/tk user interface,by which the stimulus can be generated automatically and the output packets can be verified with CRC-32 checksum.
    2023-06-19 02:05:04下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载