FPGA密码锁状态机的设计

代码说明：

使用的是Verilog HDL编写的状态机的设计。完成的密码锁的解锁，上锁功能，密码锁的修改密码功能，使用的飓风的开发板完成的实验。使用数码管显示密码，用led灯及蜂鸣器提示密码的正确与否，代码比较简单，使用Modlisme仿真的波形比较清楚。代码的注释很多。很适合入门者学习。