-
PWM 计数器
PWM计数器产生各种占空比，采用IPCORE。THE SAME实现IN SPARTAN3E，SPARTAN3和获得的结果。和FSM也编码生成一个序列的101101。
- 2022-12-31 11:10:08下载
- 积分：1
-
3input_xor
用Hspice实现一个三输入异或门，并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
- 2018-06-12 11:06:45下载
- 积分：1
-
sample_SPI
这是一个瑞萨R78/G13的SPI演示程序，详细的放置了说明，很有用的源码(This is one of the SPI Renesas R78/G13 demonstration program, placed a detailed description of very useful source)
- 2013-09-03 02:59:19下载
- 积分：1
-
SOPC PWM IP
阿特拉的AVALON总想上的PWM IP,可以实现占空比和频率的调节，可以接入AVALON总线,通过NIOS 2 CPU进行操作。
- 2022-08-24 00:49:53下载
- 积分：1
-
FPGAshiyan(4)
FPGA入门系列实验教程——实验四.LED跑马灯(Getting Started with FPGA tutorial series of experiments- Experiment IV. LED Marquee)
- 2010-11-05 17:44:05下载
- 积分：1
-
ahb_master_latest.tar
AHB master总线verilog实现(Implementation of AHB master bus Verilog)
- 2020-07-01 22:20:02下载
- 积分：1
-
基于FPGA的DDS
基于FPGA的DDS。可以产生三种波形：正弦，方波，三角波。频率分辨率0.012Hz。频率从0至25MHz任意可调。(FPGA-based DDS. Can produce three waveforms: sine, square, triangle wave. Frequency resolution 0.012Hz. Frequency is adjustable from 0 to 25MHz.)
- 2013-08-05 07:06:22下载
- 积分：1
-
NN-using-FPGA
thesis about design and implementation neural network using FPGA
- 2013-12-29 16:23:52下载
- 积分：1
-
8051 核verilog源代码
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
- 2023-01-12 05:35:03下载
- 积分：1
-
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
- 2020-12-01 14:59:27下载
- 积分：1
