网站首页

运动员反应时间测量电路

于 2022-04-30 发布文件大小:17.03 MB

 0  125

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时会发出警报

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

适合CPU初学者
本文使用三级流水线的方式实现CPU。该CPU工实现加、减、移位、跳转等十多条常用指令。并在FPGA开发板中成功实现流水灯。频率能达到200M.该CPU实现的方式简单，适合初学者学习。里面有详细代码和指令结构。

2022-04-12 07:12:27下载

积分：1
DDS_BPSK
基于DDS的BPSK调制器设计Verilog源码( U57FA u4E8.08 u868)

2017-04-28 11:44:46下载

积分：1
FPGA开发程序
针对初学FPGA的人，简单易懂，用notepad++打开可以看到QuartusII里的中文注释，方便学习和开发

2022-08-14 07:45:22下载

积分：1
基于System Generator的最大值求解
最大值求解是利用System Generator平台实现的比较方便不用自己写verilog代码就可以在Xilinx平台下使用，非常方便实用！

2023-06-09 16:55:03下载

积分：1
Tutorial.tar
zedboard partial reconfiguration tutorial

2015-04-08 01:32:35下载

积分：1
assg-9-1-(lift-controller)
Lift Controller in vhdl using process statement and state disgram

2013-02-28 13:42:28下载

积分：1
uart_rx
uart接收模块 // 波特率：9600 // 数据位：8 // 停止位：1 // 校验位：0(UART receive module Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)

2017-07-10 13:56:54下载

积分：1
USB
实现FPGA与PC通信的USB2.0接口,采用verilog语言实现(Implementation of FPGA and PC communication USB2.0 interface, using Verilog language to achieve)

2021-02-22 21:59:41下载

积分：1
BCD_to_7_seg_decoder
BCD to 7 segments display decoder

2015-06-15 22:36:01下载

积分：1
SDRAM 源码
自己这段时间在学SDRAM方面的东西，但是资料却很少，很难得在一些网上论坛里学习好多有用的东西，然后自己钻研了一段时间，终于将sdram调通，为了和大家共同进步，在这里将源码和大家分享！希望对你有帮助！

2022-02-13 18:54:40下载

积分：1

696518资源总数
106182会员总数
24今日下载

运动员反应时间测量电路

0 个回复

热门标签

热门下载