网站首页

运动员反应时间测量电路

于 2022-04-30 发布文件大小:17.03 MB

 0  116

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时会发出警报

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FFT_Verilog-master
说明： 16点verilog FFT，可供参考学习使用(16 points Verilog FFT can be used for reference)

2021-04-18 15:18:51下载

积分：1
VENDTEST
此为实现第14.7.9章所需的激励文件该代码为门级RTL描述。(Stimulus file to verify Section 14.7.9 the functionality of gate vs. RTL description.)

2011-08-11 15:07:16下载

积分：1
performance with rayleigh
说明： matlab bpsk with rayleigh performance expirement

2020-06-24 21:40:01下载

积分：1
fifoi
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控(Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable)

2008-12-19 00:17:51下载

积分：1
ZF-SIC_TPA
迫零-串行干扰删除检测的程序，包括16QAM和QPSK(Zero forcing- Interference Cancellation detection procedures, including 16QAM and QPSK)

2020-10-23 15:27:22下载

积分：1
H.264解码Verilog
写得好的H.264/AVC基线解码器IP核。也包含testbench文件。请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-03-10 14:51:05下载

积分：1
BCD_to_7_seg_decoder
BCD to 7 segments display decoder

2015-06-15 22:36:01下载

积分：1
project_comfinal
说明： it can add two numbers and shows the answer

2019-05-28 19:16:02下载

积分：1
lcd-ip-core
LCD 驱动的IPCORE，可用于alteraFPGA(LCD driver IPCORE, can be used to alteraFPGA)

2011-02-15 11:34:38下载

积分：1
source
I2C MASTER DESIGNED by Verilog

2020-06-18 23:40:02下载

积分：1

696518资源总数
105918会员总数
20今日下载

运动员反应时间测量电路

0 个回复

热门标签

热门下载