登录
首页 » Verilog » 运动员反应时间测量电路

运动员反应时间测量电路

于 2022-04-30 发布 文件大小:17.03 MB
0 136
下载积分: 2 下载次数: 1

代码说明:

利用verilog编码,设计运动员反应测试时间的电路,共有三个输入,枪声、运动员和复位信号,另外,认为反应时间不可能小于200ms,因此当测量时间小于200ms时 会发出警报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fft1024
    1024点fft verilog hdl(1024-point fft verilog hdl)
    2020-09-08 20:28:02下载
    积分:1
  • ps2
    使用verliog实现ps2键盘接口的驱动,通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)
    2015-12-17 16:28:38下载
    积分:1
  • AD9747的SPI接口及寄存器配置
    , verilog语言实现的高速DACAD9747的SPI接口及寄存器配置
    2022-06-29 16:02:30下载
    积分:1
  • GFP
    这是一个EOS项目中的GFP成帧结构,能够容错,可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)
    2009-03-26 10:58:49下载
    积分:1
  • quanjiaqi
    4 级流水方式的8 位全加器。。。。。。(Way flow of 4 full adder 8. . . . . .)
    2009-04-29 15:48:35下载
    积分:1
  • AD9764
    一个AD9764的基于FPGA的驱动,希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)
    2013-09-05 01:48:57下载
    积分:1
  • xspUSB
    关于usb调试相关测试 代码,用于测试和适配等(usb coding for testing , verigy, for studing usb and fpga)
    2020-06-22 23:00:01下载
    积分:1
  • exp_rom
    通过MATLAB产生单脉冲信号的数据,存储下来作为verilog代码实现的DDS的数据源,用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
    2020-06-23 04:40:02下载
    积分:1
  • electrical lock
    一个用Verilog写的电子锁工程,带testbench。(An electronic lock project written in Verilog with testbench.)
    2020-06-30 05:00:01下载
    积分:1
  • 基于fpga的SPI接口实现
    本工程是基于Altera Cyclone系列的FPGA来实现的SPI接口,使用Verilog代码编写,能够进行 8位、 16位 、 32位数据传输的可选操作。
    2023-04-02 17:15:05下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载