登录
首页 » Verilog » Verilog 贪吃蛇

Verilog 贪吃蛇

于 2022-05-07 发布 文件大小:905.13 kB
0 99
下载积分: 2 下载次数: 1

代码说明:

对于重点:蛇身控制算法,我开始的想法是将每个格子的坐标输入到存储器中,但由于过于繁琐和笨拙,我改为:保留头部的完整数据(位置、方向),其他部分只保留方向数据,并在VGA模块里面直接对蛇身进行控制,但是这个方案有一个弊端:它按照蛇身顺序刷新图像,每一帧图像只能刷新一个格子,时序存在问题并且刷新频率过慢,放弃了这个方案。 最终,将蛇身模块单独提出,各个模块协同工作,有效解决了时序问题和刷新问题。蛇身控制上,只控制蛇头,其他部位随头联动,完成了最终设计。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 数字时钟模块
    基于FPGA硬件平台的数字显示时钟系统,通过数码管能够实时地显示系统或自定义时间。
    2022-08-14 12:30:43下载
    积分:1
  • ds18b20温度传感器
    ds18b20温度传感器,通过状态机对传感器分别进行初始化,访问寄存器,读取数据,将读取到的数据显示到数码管当中,实现温度传感的功能。18b20主要是3个状态机,一个主状态机和两个嵌入的状态机。
    2022-12-14 06:50:04下载
    积分:1
  • DE2_WEB_QII_60
    ALTERA官方板子DE2官方代码,芯片是EP2C35F672C6N(ALTERA official board DE2 official code, the chip is EP2C35F672C6N)
    2017-09-07 19:35:35下载
    积分:1
  • AD9226
    FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性(FPGA control AG9226 to sample the code, and use signaltap to test the correctness of the demo.)
    2020-12-19 17:19:09下载
    积分:1
  • bt656p
    BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • verilog-montgomery-RSA
    基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件(Based on Montgoery algorithm for RSA,FPGA verilog implementation,bench file)
    2021-04-27 20:28:44下载
    积分:1
  • McBSP_8bit_Asyn
    基于FPGA的Mcbsp通信源码,经过项目实测检验(Mcbsp communication source code based on FPGA,Through the test of the project.)
    2018-03-19 17:19:17下载
    积分:1
  • LCD1602-TEST
    利用verilog驱动LCD1602 本实验是用LCD1602显示英文。(LCD带字库)(//Use verilog driver LCD1602// video tutorial for all of us 21EDA e-learning board// The experiment is LCD1602 display in English. (LCD with font))
    2013-12-16 13:51:35下载
    积分:1
  • spi_test
    说明:  基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • sm4
    VHDL实现国家SM4加密算法(ECB)模式 (VHDL to achieve national SM4 encryption algorithm (ECB) mode)
    2020-08-12 06:58:26下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载