登录
首页 » Verilog » Booth乘法器

Booth乘法器

于 2022-05-17 发布 文件大小:288.14 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

本文提出了一种有效的改进设计方法

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PCI_arbi
    PCI arbi verilog source code
    2009-03-29 18:04:41下载
    积分:1
  • SD_rtl
    用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
    2020-12-27 21:49:02下载
    积分:1
  • CLOCK1027
    设计了一个电子时钟,功能包括定点报时,设置闹钟,校时等(Designed an electronic clock, features include fixed-point timekeeping, setting alarms, school hours, etc.)
    2018-07-01 18:11:41下载
    积分:1
  • verilog语言 秒表程序源代码及时序图
    用verilog语言详细编写的源代码及顶层文件,含有时序图分析。要求有Quartus2开发环境。
    2022-05-20 14:07:49下载
    积分:1
  • DDS-Basic-principle
    DDS基本原理,详细讲述了DDS基本原理及设计技巧(DDS Basic principle)
    2015-09-14 21:38:26下载
    积分:1
  • 16QAM
    基于FPGA 16QAM解调verilog代码,(16QAMdemoluator veriliog)
    2021-02-23 23:49:39下载
    积分:1
  • electronic-lock-and-VHDL-design
    基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)
    2011-11-17 10:19:40下载
    积分:1
  • DSP--PFPGA
    在FPGA中编写FPGA芯片与DSP28335进行通信的程序(FPGA chip and DSP28335 written in FPGA communication program)
    2015-02-02 18:46:25下载
    积分:1
  • verilog
    lbus总线:一般是两个FPGA之间的相连接总线。或者其余器件与FPGA之间的数据总线。一般的时候会设计到双向数据总线。如何完成读写的控制?这里介绍一种简易稳定的处理方法。利用IOBUF完成双向总线。
    2022-09-02 10:20:03下载
    积分:1
  • SDRAM 源码
        自己这段时间在学SDRAM方面的东西,但是资料却很少,很难得在一些网上论坛里学习好多有用的东西,然后自己钻研了一段时间,终于将sdram调通,为了和大家共同进步,在这里将源码和大家分享!希望对你有帮助!
    2022-02-13 18:54:40下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载