登录
首页 » VHDL » 这是一个用VHDL语言实现的非常实用的表决器

这是一个用VHDL语言实现的非常实用的表决器

于 2022-05-23 发布 文件大小:324.29 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

这是一个用VHDL语言实现的非常实用的表决器-This is a VHDL language with the very practical voting machine

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 新建
    MCP4725实现的i2c驱动程序,通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)
    2017-06-18 10:42:07下载
    积分:1
  • full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合...
    full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合-full adder design code, verilog language to describe, through the ModelSim simulation, quartus integrated
    2022-06-30 03:26:15下载
    积分:1
  • ZHWX
    DDS 产生正弦信号,OOK,AM三种波形。 使用xilinx FPGA VHDL(DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.)
    2016-09-23 16:01:04下载
    积分:1
  • JOP内核字节码获取,很难找的东东,呕血之作
    JOP内核字节码获取,很难找的东东,呕血之作-JOP core byte code access, it is difficult to find the price. Zhi for hematemesis
    2023-01-27 11:00:03下载
    积分:1
  • Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序
    Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
    2022-07-27 16:33:17下载
    积分:1
  • miaob
    电子秒表,FPGA实现,本科某课程设计,程序注释非常详细,(FPGA TIME-COUNTING)
    2010-05-10 11:25:55下载
    积分:1
  • 1_061227123744
    max plus的入门与应用,适合初学者对max plus ii有一个感性的认识(max plus entry and applications, suitable for beginners to the max plus ii have a perceptual awareness of)
    2007-11-22 09:55:10下载
    积分:1
  • r80515
    r80515源代码,包含说明文档。FPGA验证通过(r80515 source code, including documentation. Verified by FPGA)
    2011-04-19 10:14:01下载
    积分:1
  • 包括各种类型存储器的VHDL描述,如FIFO,双口RAM等
    包括各种类型存储器的VHDL描述,如FIFO,双口RAM等 -including various types of memory VHDL description, such as FIFO, Dual Port RAM, etc.
    2022-04-11 16:05:19下载
    积分:1
  • AMBA
    AMBA总线规范,能对从事嵌入式的同行们有一些帮助,让大家更好的理解ARM 结构和AMBA 体系(AMBA Specification)
    2012-12-06 20:35:22下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载