登录
首页 » Verilog » verilog七段数码管

verilog七段数码管

于 2022-06-13 发布 文件大小:4.34 MB
0 188
下载积分: 2 下载次数: 1

代码说明:

基于xilinx公司的basys3做的项目,利用一个拨码开关控制,开关状态分别正序倒序显示1234

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • STM32F407FFT
    使用STM32官方提供的DSP库进行FFT,虽然在使用上有些不灵活(因为它是基4的FFT,所以FFT的点数必须是4^n),但其执行效率确实非常高效,看图1所示的FFT运算效率测试数据便可见一斑。该数据来自STM32 DSP库使用文档(. Using the official DSP library provided by STM32 for FFT is not flexible in use (because it is the FFT of base 4, so the number of FFT points must be 4 ^ n), but its execution efficiency is really very efficient, as can be seen from the test data of FFT operation efficiency shown in Figure 1. This data comes from STM32 DSP library usage document)
    2020-06-20 19:00:02下载
    积分:1
  • AXI协议的slave的verilog实现
    AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的,支持不对齐的数据传输,同时在突发传输中,只需要首地址,同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问,并更加容易就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容,满足超高性能和复杂的 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-07-20 13:16:27下载
    积分:1
  • 3*3按键控制流水灯
    verilog HDL语言程序,运行后3*3矩阵键盘按键控制实验板led依次点亮,达到流水灯的效 果
    2022-10-19 20:20:04下载
    积分:1
  • 33753129vhdl
    对数计算源程序,能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
    2009-06-17 19:41:57下载
    积分:1
  • 西北逻辑 (Altera) 特别提款权 SDRAM 控制器
    Northwest Logic公司(Altera公司)SDR SDRAM控制器的Verilog,由微米SDR SDRAM测试。
    2022-05-26 04:06:57下载
    积分:1
  • PS2_Core
    or1200 PS2_Core code
    2010-07-18 23:26:44下载
    积分:1
  • OFDM_TX_CR802.11-master
    OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)
    2018-11-15 17:03:03下载
    积分:1
  • bt656_to_yuv422
    从bt656数据流中提取出同步信号, 适合于搞fpga/cpld开发调式(bt656 internel sync to extern sync singal, bt656 internel sync to extern sync singal)
    2021-03-06 11:19:30下载
    积分:1
  • FpgaFskMod
    基于verilog的2FSK调制程序,simulink仿真通过(2FSK modulation program based on Verilog, Simulink simulation passed)
    2021-05-12 17:30:03下载
    积分:1
  • BCD
    BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。(BCD subtraction to achieve program code, very complete, using Verilog HDL language.)
    2010-08-04 16:43:26下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载