-
各种基础module打包下载全集
例如分频器，alu，ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)
- 2020-10-12 23:37:32下载
- 积分：1
-
fifo
说明： 用FPGA完成256*8的存储器的读写操作( complete reading and writing 256* 8 memory with FPGA )
- 2010-04-24 17:07:06下载
- 积分：1
-
FMCOS
复旦cpu COS
- 2015-12-23 15:53:42下载
- 积分：1
-
8位简单的RISC-CPU的设计
精简指令集的整体设计 实现了简单的8位RISC CPU的基础功能，包括加，减，与，或，异或等操作，还可以对RAM进行读取或写入操作。另外，还有RISC_CPU的实验报告，里面包含了RISC-CPU的设计原理及仿真结果。
- 2022-02-21 02:35:37下载
- 积分：1
-
altera实现的UDP协议（Verilog实现）
Verilog实现的udp协议，比网络上的资源更加丰富，想要了解altera tse相关源码，就大胆下载吧，给你想要的一切。
- 2022-04-27 08:25:46下载
- 积分：1
-
bt656_to_yuv422
从bt656数据流中提取出同步信号, 适合于搞fpga/cpld开发调式(bt656 internel sync to extern sync singal，
bt656 internel sync to extern sync singal)
- 2021-03-06 11:19:30下载
- 积分：1
-
verilog-2-1-4
卷积码（2,1,4）编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)
- 2020-12-27 21:09:02下载
- 积分：1
-
rs-codec(255-223)
这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。(This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.)
- 2021-05-13 00:30:02下载
- 积分：1
-
tsobbellh
这是我本人自己开发的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在QuartusII或MaxplisII下综合与与仿真，并在FPGA上测试过。能进行修改支持其他大小图像的sobeel边缘检测，同时还能实现其它的图像模块化处理算法，例如高斯滤波，平滑等。
(This is my own development vhd file, can be used for 256* 256 size image sobel edge detection under QuartusII or MaxplisII synthesis and with simulation, and tested on FPGA. Can be modified to support other sobeel size image edge detection, while still achieving other image the modular processing algorithms, such as Gaussian filtering and smoothing.)
- 2012-08-23 22:17:19下载
- 积分：1
-
uart01
一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序(A RS232 computer interface implementation with FPGA-based VHDL language communications designed a very simple procedure)
- 2009-03-15 23:13:42下载
- 积分：1
