-
4位Verilog计数器代码
Verilog最基本的源代码之一,位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频,因此是Verilog入门非常实用的代码之一。在此代码基础之上,可以进行多种改变,实现不同的功能。
- 2022-01-21 19:54:42下载
- 积分:1
-
频率除以 3 计数器
频率除以 3 的计数器。用于筛选器图形。所需的频率获取除以 3。
- 2022-03-26 18:51:30下载
- 积分:1
-
T200071012217h
此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。
(The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
- 2012-07-10 16:08:08下载
- 积分:1
-
AN66806
提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码(Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code)
- 2013-08-13 14:42:55下载
- 积分:1
-
DE2_115_pin_assignments
de2-115引脚的配置,quartusII的设置(de2-115 configuration pins, quartusII settings)
- 2020-07-01 13:40:02下载
- 积分:1
-
BCH_EncDec_Matlab
bch编解码的完整版,本人已经做过fpga实现,就是按照该程序为原型,绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)
- 2011-10-27 21:55:11下载
- 积分:1
-
PID
说明: 利用Verilog语言实现PID增量式控制,输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分:1
-
DigitalClock
数字钟:实验中用到的小程序,用于万年历中的模块(Digital clock: a small program used in the experiment, the modules for calendar)
- 2013-05-26 09:25:23下载
- 积分:1
-
基于FPGA的SDRAM 模块-单字读写
驱动 SDRAM 而言,简单可以分为以下四项操作:
(一) 初始化
(二) 刷新操作
(三) 读操作
(四) 写操作
初始化令 SDRAM 就绪,刷新操作就是不失掉内容(数据),读操作就是从 SDRAM 哪
里读取数据,写操作就是向 SDRAM 写数据。其中,读写操作又有单字读写,多字读写
还有页读写。
本代码针对单字读写
- 2022-03-21 13:15:08下载
- 积分:1
-
cordic
verilog编写的数字信号发生器NCO用CORDIC方法实现产生sin cos信号,流水线结构,简单实用。(verilog prepared by the digital signal generator NCO using CORDIC method implementation generate sin cos signal, pipelined architecture, simple and practical。)
- 2021-04-09 11:38:59下载
- 积分:1