网站首页

VHDL source code of the 100 cases, including the addition, subtraction, storage,...

于 2022-06-28 发布文件大小:2.08 MB

 0  137

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL的源码100例，包括加法、减法、存储、触发等，是初学者、开发人员的必备手册-VHDL source code of the 100 cases, including the addition, subtraction, storage, trigger and so on, is for beginners, developers must Manual

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DDS波形发生器
DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)

2017-07-17 22:25:11下载

积分：1
ISP的IP核，下载即可用，解压到指定目录下就可以了，参照里面的read me....
ISP的IP核，下载即可用，解压到指定目录下就可以了，参照里面的read me.-ISP of the IP core, can be used to download, unzip to the specified directory can be a light inside the read me.

2022-02-02 17:09:38下载

积分：1
LBJ
SPI接口协议，将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)

2021-03-30 09:49:10下载

积分：1
TrackMe
人的移动的跟踪，VERILOG实现，能跟踪人的画面移动(Tracking the movement of people, VERILOG realize that can track the person)

2021-04-29 15:48:43下载

积分：1
C6747_test
tms320c6747的测试程序。用于dsp各个模块的测试，很好的例子(dsp tms320c6747)

2015-01-18 15:20:33下载

积分：1
CCMU
代码是一个复数乘法器，两个复数相乘，只用到了2个实数相乘，运算量少(Code is a complex multiplier, two complex multiplication, uses only real number multiplied by 2, operations less)

2011-11-04 11:56:47下载

积分：1
AD_FIFO
简单的Verilog程序，针对音频实验板的AD到DA调通试验，下载执行前请按照自己试验环境更改设置(Simple Verilog program for test the AD to DA loop of universal audio test platform. Please configure it according to the test environment before download and implement the program to FPGA)

2013-01-26 00:47:37下载

积分：1
Mano-CPU_VHDL-Implementation
Mano s cpu for Man s instructions

2012-04-28 01:04:57下载

积分：1
LM
用于生成adams或recurdyn所需的路面不平度，用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)

2013-10-15 17:38:48下载

积分：1
sixlift
一个数字电路设计：六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)

2013-05-02 19:31:59下载

积分：1

696516资源总数
106571会员总数
2今日下载

VHDL source code of the 100 cases, including the addition, subtraction, storage,...

0 个回复

热门标签

热门下载