登录
首页 » Verilog » SDRAM的控制程序,特权同学的源代码

SDRAM的控制程序,特权同学的源代码

于 2022-06-28 发布 文件大小:11.60 MB
0 147
下载积分: 2 下载次数: 2

代码说明:

SDRAM的相关资料!包括三星的资料。有大量的论文,有原理图,有仿真程序等。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Interpolator-of-polyphase-filter
    代码用两种方法设计了一个基于多相滤波的内插器,低通滤波器采用128阶凯撒窗,内插倍数32,并且给定信号范围,验证了内插器的正确性,画出了内插前后信号的频谱。(The code design the interpolator based on polyphase filter using two methods.The low pass filter is 128 order Caesar window and interpolation multiple is 32.I give the range of the signal to verify the interpolator and plot the spectrum of the signal before and after the interpolator. )
    2021-01-09 13:18:51下载
    积分:1
  • 1
    一个解决除法溢出的例子,可以学习到很多,注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)
    2013-12-24 09:19:13下载
    积分:1
  • 小灯测试代码
    使用Verilog语言编写小灯测试代码,能实现流水灯的功能,代码简单易懂,很适合初学者学习和验证。
    2022-02-28 22:00:42下载
    积分:1
  • vhdl1008
    说明:  PCI slave IP core, in VHDL language ,has been verified,it is very easy to use. it is an ideal IP to study PCI,design PCI Bridge
    2020-06-18 18:20:01下载
    积分:1
  • A4_Uart_Top
    串口! 这是一个使用的通信程序 , 非常好用。(serial port Serial port! This is a communication program used, very useful.)
    2020-06-17 14:00:01下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • Vivado基础实验
    通过用vivado完成一个流水灯项目手把手教你如何使用vivado,内容十分详细。(Using vivado to complete a running light project, you can learn how to use vivado by hand. The content is very detailed.)
    2018-12-06 16:14:45下载
    积分:1
  • 随机计数的计数器Verilog代码
    Verilog代码随机计数器计数的随机数,根据要求,
    2023-06-09 08:45:03下载
    积分:1
  • design of 8 point fft
    本课题描述了基于fpga的32点fft的设计。这里进行verilog编码来实现这个32点fft。使用xilinx ise 12.1版本进行合成和模拟;
    2022-09-16 13:55:03下载
    积分:1
  • Endat2_1_freq
    用verilog实现endat2_1驱动,并用signalTap捕捉信号。(Using verilog achieve endat2_1 drive and use signalTap capture signal.)
    2021-04-26 15:08:45下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载