-
可以验证组件（VIP）基于System Verilog
可以基于System Verilog验证IP。
- 2022-01-25 17:58:59下载
- 积分：1
-
clock
本程序实现数字钟系统，有整点报时功能，可显示切换年月日，定时功能(Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function)
- 2015-04-19 22:07:02下载
- 积分：1
-
Verilog 的展位乘数
我们要提出新的 SRAM bitcell 以较少的功率消耗，读稳定性、 面积小于现有的施密特触发器基于 SRAM 和其他现有的设计，通过新的设计相结合的虚拟接地与读取错误减少逻辑。
可调滞回 CMOS 施密特触发器
磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管，迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改，晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。
- 2022-07-26 16:57:48下载
- 积分：1
-
8b10bEncoderDecoder-SourceCode (1)
lattice的官方8b10b代码, 1012年版本，diamond3.5编译。(lattice 8b10b encoder decoder code)
- 2020-08-31 14:58:10下载
- 积分：1
-
华为 典型verilog 程序设计 大全
本源代码集合，含有华为几十例经典的功能代码，经过反复的测试可以完美运行，不会发生代码上的错误，可以放心使用，希望有需要的人可以下下来参考一下
- 2022-10-31 03:50:02下载
- 积分：1
-
code
PLL中的TDC和DCO代码,是TI公司团队的，相当经典的代码，非常不错(the code of TDC and DCO)
- 2020-12-10 10:29:19下载
- 积分：1
-
hilbert_m
基于FPGA的希尔伯特变化的verilog代码(Hilbert change verilog code)
- 2020-10-19 09:37:25下载
- 积分：1
-
fir_vivado
此压缩包里面有基于vivado平台的工程，包括了正弦信号的产生，还有fir滤波器的设计以及fft算法的设计实现(in this package,there are three projects of
the generation of the signal of sin and the
design of fir filter and the ari)
- 2016-09-18 15:00:22下载
- 积分：1
-
低通滤波器Verilog代码
多频信号通过低通滤波器，使用Verilog语言进行设计，多频信号是正弦信号。
- 2022-07-03 16:18:52下载
- 积分：1
-
apb_uart
说明： 这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
- 2021-04-12 14:18:57下载
- 积分：1
