登录
首页 » Verilog » verilog实现有限域GF(28)弱对偶基乘法器

verilog实现有限域GF(28)弱对偶基乘法器

于 2022-07-03 发布 文件大小:1.66 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mult_16
    用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)
    2021-01-03 10:28:55下载
    积分:1
  • 展位乘数
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2022-04-11 04:26:12下载
    积分:1
  • FPGA
    FPGA项目开发实战讲解 [李宪强编著][电子工业出版社][2015.04][248页].pdf(FPGA Project Development combat explain [Li Xingjiang ed] [Electronic Industry Press] [2015.04] [248] .pdf)
    2016-07-13 08:53:07下载
    积分:1
  • I2S
    SMT32F4 i2s 全双工配置,自己测试OK的,大家可以看看(SMT32F4 i2s 全双工配置)
    2021-03-06 22:29:30下载
    积分:1
  • 基于basys3的推箱子游戏
    基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
    2021-03-12 13:09:25下载
    积分:1
  • n_bit_paralleLoadShiftRegJK
    n_bit_paralleLoadShiftRegJK
    2017-11-17 17:27:49下载
    积分:1
  • decoder_38
    这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
    2013-08-04 09:53:07下载
    积分:1
  • 3P3_wimdow
    图像插值算法,窗口为3*3,用于图像的除去死点,以及提高清晰度或者使图像柔和(3*3 window)
    2012-02-28 15:36:02下载
    积分:1
  • verilog下miller米勒编解码
    这个是verilog下miller米勒编解码,小实验。直接运行即可,将时间轴拉大即可看到具体波形。
    2023-05-26 19:50:04下载
    积分:1
  • 单周期CPU设计完整代码
    实验课作业,下载可以直接跑,各个模块的完整代码。
    2023-09-02 21:10:03下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载