登录
首页 » Verilog » verilog实现有限域GF(28)弱对偶基乘法器

verilog实现有限域GF(28)弱对偶基乘法器

于 2022-07-03 发布 文件大小:1.66 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VC707_MIG_DDR3
    说明:  VC707_MIG_DDR3.sim文件夹中是仿真的文件:testbench和DDR3模型参数 VC707_MIG_DDR3.srcs文件夹中是源文件,包含DDR3的控制、收发模块、顶层文件(VC707_ MIG_ In ddr3.sim folder are simulation files: testbench and DDR3 model parameters VC707_ MIG_ Ddr3.srcs folder is the source file, including DDR3 control, transceiver module, top-level file)
    2020-10-16 19:20:53下载
    积分:1
  • ml505_mig_design
    Xilinx开发板ML505的DDRII示例程序,使用Verilog,调用MIG,编译环境ISE11.1(Xilinx ML505 development board of DDRII sample program, using Verilog, called MIG, build environment ISE11.1)
    2010-05-13 02:39:04下载
    积分:1
  • cntrlr
    verilog code for bus controller
    2014-03-19 15:17:24下载
    积分:1
  • AXI协议的slave的verilog实现
    AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的,支持不对齐的数据传输,同时在突发传输中,只需要首地址,同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问,并更加容易就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容,满足超高性能和复杂的 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-07-20 13:16:27下载
    积分:1
  • 800 x 600 60 Hz VGA 控制器 FLEX10
    800 x 600 60 hz VGA 控制器。简单的 verilog 代码。软件项目包括。
    2023-08-31 17:50:05下载
    积分:1
  • half_adrrrrder
    FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
    2013-12-01 12:01:31下载
    积分:1
  • 伺服电机主控制系统简单模拟实现
    伺服电机主控制模块输入输出特性的简单模拟实现,输入目标电压及反馈的当前电压,输出对电机的控制脉冲波形(The simple simulation of the input and output characteristics of servo motor main control module, the input is target voltage and feedback is the current voltage, the output is the motor control pulse waveform)
    2017-07-25 11:16:26下载
    积分:1
  • 一个两位数0-99升降计数器Verilog
    这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式,他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&;nbsp;
    2022-09-01 21:25:03下载
    积分:1
  • Booth算法的Verilog
    模块
    2022-05-09 04:12:07下载
    积分:1
  • openmips
    一个开源mips处理器verilog 源码(wishbone interface wishbone interface)
    2020-08-16 15:48:32下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载