登录
首页 » Verilog » 道路检测

道路检测

于 2022-07-05 发布 文件大小:13.59 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

以Cyclon II 系列芯片EP2C35F672C6N 为核心的开发板,用verilog语言描述高速公路上汽车行驶的状态,检测t时刻高速公路上汽车行驶的是否在当前规定的车道内。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SDRAM
    SDRAM的驱动程序,主要是对SDRAM各类状态进行驱动,有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)
    2020-06-23 01:40:02下载
    积分:1
  • led_test
    在Quartus II 上编程的基于FPGA的LED显示实验(Programming in the Quartus II LED display experiment based on FPGA )
    2013-08-13 08:55:45下载
    积分:1
  • 4 位纹波计数器
    这包括 verilog 代码为 4 位纹波计数器,编码在 Xilinx ISE 平台上。代码是经过测试,是好的。
    2022-02-05 19:58:32下载
    积分:1
  • ISARCSSim_dr
    基于CS的一维距离像(HRRP)及FFT成像对比(CS-based HRRP and FFT HRRP)
    2021-01-13 19:58:49下载
    积分:1
  • led_test
    在Quartus II 上编程的基于FPGA的LED显示实验(Programming in the Quartus II LED display experiment based on FPGA )
    2013-08-13 08:55:45下载
    积分:1
  • FPGA串口调试程序
    用xilinx ISE软件实现串口调试的程序其中,包含FIFO的一个IP核用于缓存数据
    2022-03-10 12:40:48下载
    积分:1
  • Verilog语法
    说明:  Verilog语法教程,适合初学者,详细(Verilog instruction book)
    2019-05-04 16:07:18下载
    积分:1
  • rfid new code
    说明:  In the data management system a significant role of the Data link layer is to convert the unreliable physical link between reader and tag into a reliable link. Therefore, the RFID system employs the Cyclic Redundancy Check (CRC) as an error detection scheme. In addition for reader to communicate with the multiple tags, an anti-collision technique is required. The technique is to coordinate the communication between the reader and the tags. The common deterministic anti-collision techniques are based on the Tree algorithm such as the Binary Tree and the Query Tree algorithms.
    2019-04-30 16:54:27下载
    积分:1
  • hardware-description
    工程实用观点,简单介绍集成电路的传统设计语言现状。(Practical engineering point of view, the traditional integrated circuit design brief language status.)
    2010-09-19 11:13:38下载
    积分:1
  • 使用DA FIR滤波器
    在此,我设计了一个高面积效率事半功倍,少FIR 滤波器呈现。分布式运算(DA),已被用于 实施的一般版本的不对称位串行方案 FIR滤波器,以4输入的最佳优点基于LUT的 FPGA的结构。此外,我们还推出了 修改在累加器阶段,实现进一步的节约。 所提出的滤波器的设计和与Altera合成 的Quartus II,并实施了的Stratix FPGA器件上。我们的研究结果 相较于以前的LUTless秀降低面积要求 DA架构。
    2023-01-17 04:05:04下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载