登录
首页 » Verilog » RISC 微控制器

RISC 微控制器

于 2022-07-09 发布 文件大小:594.19 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

RISCMCU 基于功能和 Atmel AVR AT90S1200 RISC 微控制器指令集。 该项目的目的是设计完整的 Atmel AVR AT90S1200。的 微控制器必须能够放入该有针对性的 FPGA 设备,是 Altera EPF10K20,在 Altera UP1 教育董事会中提供。不能的功能 在 FPGA (模拟比较器、 上拉电阻等) 和哪些不实施 关键的 CPU (看门狗重启等) 的操作将被忽略。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ymq.ppt.tar
    掌握二-十进制(BCD码)异步计数器的工作原理和设计方法; 掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用;(Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applications )
    2011-04-26 21:53:37下载
    积分:1
  • mig_v7_4
    说明:  针对XILINX 7系列FPGA 中MTG的驱动代码,代码的接口部分主要分为两个部分,一是控制DDR的DMA大小,选择读写,每次DMA的起始地址;二数据部分为AXIS。 已经在多个工程中使用。(For the driver code of MTG in XILINX 7 series FPGA, the interface part of the code is mainly divided into two parts, one is to control the DMA size of DDR, select read and write, the starting address of each DMA; the second data part is AXIS. It has been used in multiple projects.)
    2020-05-09 16:05:17下载
    积分:1
  • Dac714
    dac714的控制程序,包括spi数据通信,转换控制(dac714 control procedures, including the spi data communications, switching control)
    2011-05-18 09:13:59下载
    积分:1
  • Verilog HDL
    aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa
    2023-03-01 03:55:03下载
    积分:1
  • FM
    说明:  使用Verilog HDL ,FM调制信号。(Using Verilog, HDL, and FM modulation signals.)
    2017-10-09 22:35:11下载
    积分:1
  • 浮点乘法
    这个
    2022-09-08 12:05:02下载
    积分:1
  • 加密算法的 VLSI 实现
    你好,每一个 这是实现的 RC4 加密算法,开发基于从互联网采取的想法 它是非常易于使用: 的步骤: 1:首先,发出复位 (rst) 步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE 一步: 3:执行密钥扩展的问题 768 时钟 一步: 4:该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。 一步: 5:现在,您应该开始接收通过输出总线,一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时 加密: 通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码,可在其中一点一点地执行加密的类别下。
    2022-05-17 15:31:05下载
    积分:1
  • shuzijishiqi
    基于VHDL的数字计时器,手动可控正计时和倒计时(含复位键和使能键)(VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key))
    2016-12-05 19:57:07下载
    积分:1
  • FPGA串口调试程序
    用xilinx ISE软件实现串口调试的程序其中,包含FIFO的一个IP核用于缓存数据
    2022-03-10 12:40:48下载
    积分:1
  • VGA_yanse
    用fpga实现VGA16色真彩的图片显示,且在AX301实验板上已经调试过(VGA16 achieve true color with fpga pictures show, and in the AX301 has been tuned breadboard)
    2021-02-05 17:59:57下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载