-
code
代码文件夹：
ARVI_FSM.v为顶层文件，用于模拟时用。
dataHex.dat 为模拟输入文件（只有10行，象征的意思。实际我们模拟时，dataHex.dat文件足有1个多GB）
dataFormat.dat为输入文件对应的带格式的文件
使用modelsim模拟时，将dataHex.dat名字改为CPUContext.txt
结果:
result.txt
(Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
- 2009-06-21 19:14:37下载
- 积分：1
-
FPGA密码锁状态机的设计
使用的是Verilog HDL编写的状态机的设计。完成的密码锁的解锁，上锁功能，密码锁的修改密码功能，使用的飓风的开发板完成的实验。使用数码管显示密码，用led灯及蜂鸣器提示密码的正确与否，代码比较简单，使用Modlisme仿真的波形比较清楚。代码的注释很多。很适合入门者学习。
- 2022-04-27 06:41:16下载
- 积分：1
-
xilinx_dna_read
该模块已经成功运用在xilinx xc6slx45t，xc6slx75t多个产品中，经过实践证明，采用dna及其加密算法加密是一种成本低廉（无需另外加密芯片）可靠的加密手段。Xilinx Spartan-6 FPGA读取DNA数据并进行比较，产生比较结果信号输出。附带有xilinx DNA.ppt说明及调试注意事项。(The module has been successfully used in xilinx xc6slx45t, multiple xc6slx75t products, proven, and the encryption algorithm uses dna is a low-cost (no additional encryption chip) reliable means of encryption. Xilinx Spartan-6 FPGA reads the data and compare DNA to produce a comparison result signal output. Xilinx DNA.ppt comes with instructions and commissioning notes.)
- 2020-10-15 20:07:29下载
- 积分：1
-
FPGA图像处理视频接口程序
fpga的用于图像处理的视频接口程序，实用
- 2022-08-16 02:00:16下载
- 积分：1
-
UART
Task4 for learning verilog
- 2019-05-28 12:31:15下载
- 积分：1
-
lab1(mka)
RGB vga driver for manipulating the colours of a given image buffer. The code has beeen written in vhdl
- 2011-04-15 18:11:48下载
- 积分：1
-
LCD1602-TEST
利用verilog驱动LCD1602
本实验是用LCD1602显示英文。（LCD带字库）(//Use verilog driver LCD1602// video tutorial for all of us 21EDA e-learning board// The experiment is LCD1602 display in English. (LCD with font))
- 2013-12-16 13:51:35下载
- 积分：1
-
VGA_1
VGA显示原理与VGA时序实现论文,详细介绍了VGA的原理
(Principle and VGA VGA display timing to achieve paper, detailing the principles VGA)
- 2021-04-27 17:58:44下载
- 积分：1
-
verilog rgb_yuv
AD8176的控制verilog编写，可实现RGB的自由切换，16通道进，9通道输出。
- 2022-01-22 16:34:08下载
- 积分：1
-
简易报文识别器
里面有状态机的应用，比如在HEAD那个状态，统计5个0x55d5数，那么
如何知道现在希望是55还是d5呢？
假设head_flag信号，若head_flag=0，希望是55；若是head_flag=1，希望是d5。
4. 初值：0；加
- 2022-02-04 11:09:55下载
- 积分：1
