-
submodule
verilog 双模块算术平均值计算模块，子模块在时钟上升沿技术，高层模块根据当前计数值计算算数平均(verilog double module arithmetic mean calculation module, sub-module in the clock rising edge technology, high-level module is calculated based on arithmetic average of the current count)
- 2011-01-05 22:49:16下载
- 积分：1
-
Verilog_Ip_RAM
说明： altera ram ip教程。对RAM进行读写操作，写32个数据到RAM中，再将写入的32个数据从RAM中读出。(altera ram ip.write data to ram and read the data from the ram.)
- 2020-08-17 11:38:21下载
- 积分：1
-
16*16移位相加乘法器verilog代码
这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序，如果需要测试负数相乘，可以将测试程序中的乘数或被乘数的最高位改为“1”，对于有符号数来说，最高位为1即表示负数。有需要的童鞋可以自行下载哦~
- 2022-01-30 12:03:58下载
- 积分：1
-
Hamming Code Verilog HDL Code
本程式是利用Verilog HDL 來實現來實現數位電路的實現，實現電路為Error Correcting Code之中的Hamming Code 來解決系統之中的錯誤位元 並且偵測位元並且還原。
- 2022-10-26 07:10:03下载
- 积分：1
-
ADc
与单片机相比，用CPLD/FPGA器件更适合于直接对高速AD采样控制。本实验接口器件为ADC0809，根据ADC0809的工作时序使用CPLD产生该控制信号，CPLD启动AD转换后，得到的数据送至单片机并在PC机及数码管上显示AD转换结果。(Compared with the microcontroller, CPLD/FPGA devices more suitable for direct sampling control of high-speed AD. The interface of the experimental device for the ADC0809 ADC0809 Timing CPLD is used to generate the control signal, the CPLD to start the AD conversion, the data sent to the microcontroller and the AD conversion result on the PC and digital tube display)
- 2021-03-29 11:19:10下载
- 积分：1
-
one_2017_v2
说明： 一个编码解码系统，其中包含一个信号发生器（用查找表方式实现）、一个m序列生成器（用来编码和解码用）、一个FiFo队列用来做缓存以及用串口方式进行收发读取数据。(An encoding and decoding system, which includes a signal generator (implemented by look-up table), an m-sequence generator (used for encoding and decoding), a FIFO queue for caching, and a serial port for receiving, transmitting and reading data.)
- 2021-03-15 18:24:40下载
- 积分：1
-
rs_encoder
RS编码器的fpga实现，有TESTBench(RS encoder to achieve the fpga, and TESTBench)
- 2009-06-24 11:37:04下载
- 积分：1
-
Avgt_jesd204b_ad9250_ed
基于avgt开发板的jesd204b源代码，需要安装Quartus软件(Avgt development board based on the jesd204b source code)
- 2020-11-26 14:29:32下载
- 积分：1
-
dma_ahb
挂靠在AMBA2.0的AHB总线上的DMA装置，用于直接发起数据传输。(Anchored the DMA devices the AHB bus AMBA2.0, for initiating data transfer.)
- 2021-03-29 21:49:10下载
- 积分：1
-
UART的FPGA实现方式
在大规模电路的设计中广泛采用层次化结构化的设计方法。它将一个完整的硬件设计任务从系统级开始，划分为若干个可操作的模块，编制出相应的模型并进行仿真验证，最后在系统级上进行组合。
这样在提高设计效率的同时又提高了设计质量， 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-01-25 16:08:01下载
- 积分：1
