网站首页

DE2板实现的带有记忆功能的秒表

于 2022-07-13 发布文件大小:1.15 MB

 0  105

下载积分: 2 下载次数: 1

我要下载

代码说明：

1、verilog语言2、实现了秒表功能，且带有记忆功能。该秒表可以用于计时，且有复位、暂停和开始按钮；开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮，一个是暂停后秒表继续走，另一个是暂停后秒表不走。3、开发环境：Altera-quartus

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

cpu
说明：一个简单的CPU设计，支持add，sub，mvi，mv四条指令，用Verilog语言编写，在Quratus II上编译通过，仿真正确。(A simple CPU design, support add, sub, mvi, mv four instructions, with the Verilog language, compiled by the Quratus II, the simulation is correct.)

2011-04-09 12:22:09下载

积分：1
sram
FPGA控制SRAM读写时序源码，代码桂发，新手一看就懂(FPGA control SRAM write timing source code Guifa novice understand at a glance)

2020-06-30 03:00:01下载

积分：1
shizhong
VHDL写时钟，分频模块什么，实现计时。定点报时，定点闹钟，显示年月日。(verilog HDL)

2014-01-09 18:29:40下载

积分：1
TLC5510
TLC5510的驱动程序，采用Verilog语言编写(TLC5510 driver, the use of Verilog language)

2020-08-13 21:38:29下载

积分：1
速率发生器
这个程序是用来划分时钟，实现9600个传输速率的。该代码是在10兆赫的时钟频率运行。它计算特定的传输速率所需的比特数；

2022-08-22 03:09:34下载

积分：1
基于FPGA的课程设计
这是大二的基于FPGA的课程设计，基本功能是一个数字钟，但是做了很多额外的外设，包括数码管，鼠标，键盘，LCD，还有VGA显示钟表等。当然初学者可以看一下还是很有帮助的，高手的话就去opencore网站去下载更高级的项目吧，呵呵。

2022-03-15 20:02:07下载

积分：1
lut_multiplier
使用verliog设计实现LUT查找表乘法器，通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)

2021-04-09 10:18:59下载

积分：1
256M_sdram_OK
改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )

2013-12-23 16:15:43下载

积分：1
cpri
基于verilog的cpri接口代码，支持各种速率自由切换，量产产品实际应用代码(Cpri interface based on verilog code, support various rate free switch, production products the actual application code)

2015-09-21 16:59:59下载

积分：1
fpga--lpass
基于FPGA的数字低通滤波器。。。。。(FPGA-based digital low-pass filter。。。。。)

2021-04-24 08:28:47下载

积分：1

696516资源总数
106442会员总数
11今日下载

DE2板实现的带有记忆功能的秒表

0 个回复

热门标签

热门下载