-
kc705 sdi demo
使用sdi 对采集到是视频数据进行解码，转为bt656数据格式的数据进行输出
- 2022-10-08 18:25:03下载
- 积分：1
-
add
流水线乘法器与加法器
开发环境：Modelsim（verilog hdl）(Multiplier and adder pipeline development environment: Modelsim (verilog hdl))
- 2009-05-18 12:19:24下载
- 积分：1
-
实验17 ADC实验
鉴于stm32在keil平台上的ADC采集转化，在LCD屏上显示程序(voltage acquisition adc)
- 2020-06-20 12:40:02下载
- 积分：1
-
WA
说明： QUARTUS2 16.9 VHDL FPGA ENDAT2.2
- 2020-11-24 17:50:21下载
- 积分：1
-
Farrow
matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
- 2021-03-28 22:29:11下载
- 积分：1
-
VER_I2C_EEPROM
EEPROM 的verilog仿真模型（cat24cxx系列）(verilog simulition Model of EEPROM,include cat24cxx)
- 2016-10-15 11:37:50下载
- 积分：1
-
Noise-cancellation
this contain the source code for noise cancellation ,which can be used in c platform.
- 2012-10-21 23:32:37下载
- 积分：1
-
Verilog 浮点计算
这段代码在 verilog 的用于计算 2 的浮点数，需要计算的保险带的 all32 位，它可以用。
- 2023-05-14 01:20:04下载
- 积分：1
-
CPU
用Verilog实现的 哈佛结构的简单指令集CPU程序，由ALU、地址译码器、指令译码器等部分组成(Part of a simple instruction Verilog realize the Harvard architecture CPU program set by the ALU, address decoder, an instruction decoder, etc.)
- 2016-05-22 10:07:29下载
- 积分：1
-
Crazy_FPGA_Examples
crazy bingo 韩彬将要出版的新书《FPGA设计技巧与案例开发详解》中的所有配套例程源码，主要涉及视频开发方向。(All the supporting source code routines crazy bingo Han Bin will be published book FPGA design techniques and case development explain in the video, mainly relates to the development direction of.)
- 2020-10-19 18:47:25下载
- 积分：1
