-
multi8x8
节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证(resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test)
- 2006-12-07 13:22:48下载
- 积分：1
-
clock18div
Clock Divider, divfactor of 18
- 2015-03-24 18:04:49下载
- 积分：1
-
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
- 2013-08-18 14:49:14下载
- 积分：1
-
CameraLink_Oserdes2_test
40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )
- 2014-02-25 14:06:38下载
- 积分：1
-
tcd1209d
TCD1209D驱动程序
Verilog语言(TCD1209D driver Verilog language)
- 2021-04-08 09:49:01下载
- 积分：1
-
dds
dds叫数字频率合成计，是一种在FPGA广泛使用的信号生成方式，根据频率可控，比一般的信号优点很多。
- 2023-07-28 03:40:03下载
- 积分：1
-
BPSK
说明： 先用Matlab理论仿真，再用Verilog语言在ISE环境下编写程序，可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)
- 2020-06-19 22:40:02下载
- 积分：1
-
ABencode
FPGA实现增量式光栅尺正交脉冲解码，基于Verilog(FPGA realization of incremental grating ruler orthogonal pulse decoding, based on Verilog)
- 2020-11-21 20:59:36下载
- 积分：1
-
lab8000
矩阵键盘扫描和led显示
这样子可以得到要输入的键码，并通过led显示出来(KEYBOARD AND DISPLAY LED)
- 2012-12-11 22:49:44下载
- 积分：1
-
pci144_vhdl
PCI vhdl for Fpga designer to design PCI IP
- 2007-12-23 20:58:15下载
- 积分：1
