登录
首页 » Verilog » 多周期CPU设计完整代码,可以直接跑

多周期CPU设计完整代码,可以直接跑

于 2022-07-25 发布 文件大小:167.63 kB
0 103
下载积分: 2 下载次数: 1

代码说明:

多周期CPU设计的全部完整代码,下载之后可以直接跑,实验课作业,已经通过检查,没有啥毛病。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ptos
    八位并行数据转换为串行数据依时钟信号串行输出(Eight bit parallel data to serial data)
    2018-05-02 19:43:25下载
    积分:1
  • interr_timer0
    interruption routine for PIC16F877
    2009-12-30 00:43:05下载
    积分:1
  • LIFO堆栈实现(verilog)
    包含三个文件,lifo主程序,sram代码,lifo测试程序
    2022-01-24 17:21:25下载
    积分:1
  • src
    说明:  基于FPGA的w5300开发代码,使用与w5300芯片,目前代码已经经过长期测试(W5300 development code based on FPGA, using W5300 chip, the code has been tested for a long time)
    2020-03-11 16:04:41下载
    积分:1
  • MX25L6445E--Verilog--v1.18
    MX25L6445E开发时间,Verilog语言(MX25L6445E development time, Verilog language)
    2011-07-20 15:11:31下载
    积分:1
  • 四通道DDS信号发生器
    四通道DDS信号发生器,很好用的代码,大家一起分享(Four-channel DDS signal generator)
    2021-03-08 14:49:28下载
    积分:1
  • PID FPGA实现
    基于FPGA实现PID算法,增量式 PID算法输出作为PWM的输入,实现电机的调速控制,verilog代码实现,不过没有用乘法器 预留了反馈通道,对电机速度进行反馈控制
    2022-01-26 03:57:35下载
    积分:1
  • chuankou_huihuan
    FPGA与PC端实现串口数据的收发,先从PC端接收数据,然后发回给电脑,可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)
    2020-06-16 10:20:01下载
    积分:1
  • CLZ_32bit
    前导零的计算 (Calculation of leading zeros)
    2021-03-31 21:29:09下载
    积分:1
  • FPGA-root-operation
    本文分析比较了实现开方运算的牛顿一莱福森算法、逐次逼近算法、非冗余开方算法种算法,并给出了基于的开方器的实现方法(Root operation FPGA-based implementation.pdf)
    2012-11-04 01:44:02下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载