登录
首页 » Verilog » 多周期CPU设计完整代码,可以直接跑

多周期CPU设计完整代码,可以直接跑

于 2022-07-25 发布 文件大小:167.63 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

多周期CPU设计的全部完整代码,下载之后可以直接跑,实验课作业,已经通过检查,没有啥毛病。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SVPWM
    实现SVPWM的算法实现和仿真,基于FPGA平台用VHDL语言编写(Realization and Simulation of algorithm for realizing SVPWM)
    2018-04-10 14:25:17下载
    积分:1
  • taxione
    说明:  基于VHDL出租车的设计,实现开动、停止的收费功能。(VHDL-based cab design, implementation and running, stop the charging function.)
    2010-04-25 14:33:58下载
    积分:1
  • 在ALTERA的Verilog代码的VGA显示电路板
    应用背景它是电路描述Verilog读取存储的图像在RGB格式从快闪记忆体,Altera de2-115板,FSM,读取并显示每个像素的VGA端口,它可以被用来作为一个图像加速器,或作为一种补充更复杂的设计。关键技术的VGA格式是广泛应用于工业,那里是许多更快的图像显示协议作为DVI,HDMI,但了解VGA是必要的了解别人图像显示协议,因为它是最简单的,它们是相似的,但数字信号是sended。
    2022-03-21 20:38:59下载
    积分:1
  • 7位数码管的显示
    实现7位数码管的显示,可以优先解决用户很多问题,不懂得可以问我,不用客气,7位数码管的显示很简单的
    2023-06-09 10:50:03下载
    积分:1
  • 8051core-Verilog
    8051core-Verilog FPGA
    2021-02-02 21:59:59下载
    积分:1
  • 简单的32位RISC CPU内核
    我是在韩国仁荷大学学生。这是项目结果的计算机体系结构。它的 CPU 核心,32 位 RISC 系统。它可以在 300 MIPS opreated。1cycle / 1instruction 系统。它提出简单的哈佛架构。和做简单的算术逻辑。
    2022-01-28 09:03:42下载
    积分:1
  • 8b10b
    8b10b编解码,用于光通信和千兆以太网,verilog编写,已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)
    2021-01-27 09:48:41下载
    积分:1
  • 4jieshuzilboqi
    四阶数字滤波器 用不同的算法设计数字滤波器,并且有详细的是用方法(Fourth-order digital filter design with a different digital filter algorithms and a detailed method is)
    2011-04-25 18:18:16下载
    积分:1
  • FPGA实现DE2-115开发板上SD-CARD读写访问
    ALtera DE2-115 开发板,实现SD-CARD的读写,直接硬件实现,未使用IP核的形式EDA工具:quartus ii硬件描述语言:Verilog HDL未使用嵌入式内核NIOS ii,未使用软件平台Eclipse
    2023-01-27 07:05:04下载
    积分:1
  • ideal_6pulse
    理想三相转单相 基于 spwm 的逆变器,可调(Ideal three-phase switch to a single the phase based spwm inverter)
    2012-11-04 21:15:32下载
    积分:1
  • 696522资源总数
  • 104031会员总数
  • 39今日下载