登录
首页 » Verilog » 基于fpga的别踩白块儿

基于fpga的别踩白块儿

于 2022-07-26 发布 文件大小:10.77 MB
0 88
下载积分: 2 下载次数: 1

代码说明:

这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏,工程建立在altera的quartus ii上,由液晶屏显示画面,小键盘操控,提供了一种比较好的编程思路,可以根据该程序的思想写出更多的游戏作品。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的示波器设计
    这是基于FPGA的示波器设计,采用verilog描述,硬件为AC620开发板和小梅哥自主设计的ADM9226模块,能基本实现示波器的测量功能。
    2022-03-01 12:23:43下载
    积分:1
  • Gen_Opto_Simplis
    Simetrix搭建的一个光传输仿真工程,很好的学习参考。(Simetrix built an optical transmission simulation project, a good reference for learning.)
    2018-09-15 00:22:03下载
    积分:1
  • VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
    VHDL Code For Full Adder By Data Flow Modelling
    2013-11-08 00:39:04下载
    积分:1
  • Chapter11-13
    第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相应的Testbench,所举实例具有很强的实用性和代表性,每个实例均给出了介绍、功能分析、程序代码和结果演示。(Chapter XI to the 13th chapter of the code in this book through more than 100 module instance, explain in detail the Verilog HDL programming language, the book is divided into 13 chapters, covering basic concepts VerilogHDL languages, modeling, synchronous design, asynchronous design, functional verification, etc. Examples include a variety of adder/counter, multiplier/divider, encoders/decoders, state machines, SPIMaster Controller, I2C Master controller, CAN ProtocolController, Memory modules, JPEG image compression module, encryption module, ATA controller, 8-bit RISC-CPU, etc. and the various instances of the corresponding module Testbench, The examples are highly practical and representation, each instance of it all gives the introduction, functional analysis, program code and results presentation.)
    2009-11-17 13:57:09下载
    积分:1
  • cntl_ddr3(xilinx)
    xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)
    2007-12-05 23:03:10下载
    积分:1
  • led_test
    在Quartus II 上编程的基于FPGA的LED显示实验(Programming in the Quartus II LED display experiment based on FPGA )
    2013-08-13 08:55:45下载
    积分:1
  • tongbu
    使用VERILOG开发时钟同步算法,能够从数据信号中提取时钟信息,(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)
    2020-11-11 12:39:44下载
    积分:1
  • vmm_log
    vmm log 验证平台,采用vmm搭建 (vmm log verification platform, built by vmm)
    2011-04-30 20:02:06下载
    积分:1
  • FPGA ‘for’ 循环
    Verilog 语言编写的for循环,用来验证在FPGA中是否能想在C中那样编写for循环,结果证明虽然仿真可以得到正确的结果,但是在真正的工程中进行编译时耗时24小时都没完成,所以选择其他的方法进行循环操作,毕竟FPGA是并行的,而C中是串行的思想。
    2022-06-19 04:55:07下载
    积分:1
  • clk
    sin波形发生图形,应用智能老师款到即发了快速打击 (sin waveform generation graphics application smart teacher paragraph to that made a rapid strike)
    2013-02-24 15:46:58下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载