-
dianzhen
fpga实验板上16*16点阵显示汉字的程序-翻译结果fpga实验板上16*16点阵显示汉字的程序(Experimental fpga board 16* 16 dot matrix display Chinese program- translation results fpga experimental board 16* 16 dot matrix display Chinese characters in the program)
- 2013-12-24 16:28:00下载
- 积分：1
-
BCH3
BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)
- 2021-01-26 11:58:36下载
- 积分：1
-
ahb_slave 在先进的单片机总线体系结构
AHB 总线从控响应由总线主控在系统内发起的转让。从控使用HSELx从解码器的选择信号来确定当应对总线转换。所有其他信号所需的传输，如地址和控制信息，将会生成由总线主控。
- 2022-03-26 01:54:22下载
- 积分：1
-
vivado2017+下的HDMI环路视频代码（AX7103）
在黑金AX7103板子上（A7）实现的demo工程中，存在一些bug。给与修正
- 2022-05-12 17:34:33下载
- 积分：1
-
uart代码
uart 串口 verilog 含testbench quartus工程 全双工 发送模块 接受模块
- 2022-04-07 03:03:29下载
- 积分：1
-
在quartus下搭建的数字锁相环
在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
- 2020-06-21 01:00:02下载
- 积分：1
-
s5pv-u-boot-LCD-display
s5pv-u-boot-2011.06之增加LCD显示功能(s5pv-u-boot-2011.06 Increase LCD display function)
- 2013-03-14 09:45:18下载
- 积分：1
-
cc
说明： CC217编程序，verilog实现，串行输入串行输出(CC 217 program, to achieve Verilog, serial input serial output)
- 2014-11-29 15:27:30下载
- 积分：1
-
康塔德7 0 - 9999 en显示segmentos verilog
该项目利用NEXYS3（斯巴达6）董事会4显示器和它的编程verylog 启动白衣100 MHz的时钟和我们使用preescaler换下来的frecuency，非常有礼貌的观点
- 2022-02-03 15:10:35下载
- 积分：1
-
jt2
基于FPGA的交通灯代码，VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)
- 2013-10-26 13:30:26下载
- 积分：1
