登录
首页 » Verilog » 单周期CPU

单周期CPU

于 2022-07-27 发布 文件大小:1.56 MB
0 97
下载积分: 2 下载次数: 1

代码说明:

单周期CPU,Verilog源码,                                              解压即可运行。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • med_filter
    基于图像处理的中值滤波VHDL源码,能够实现对图像的滤波(Based on the median filter VHDL source image processing, image filtering can be achieved)
    2014-07-15 10:28:28下载
    积分:1
  • JSFP
    奇数分频-此程序对输入频率sysclk有奇数(X)分频的功能(Odd frequency- this program has an odd number of input frequency sysclk (X) frequency function)
    2011-08-01 12:37:42下载
    积分:1
  • FPGA基于verilog语言的pll数字锁相环
    应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
    2022-02-02 05:35:33下载
    积分:1
  • 基于verilog的LU分解LUdecompose
    基于verilog的LU分解,本文件包括详细的程序代码,运行文件,以及详细的文档(LU decompose based on verilog)
    2020-07-07 12:58:57下载
    积分:1
  • QUARTUS-II
    Quartus ii 入门基础 仅针对初学者 望各位童鞋们指导 呵呵 (Quartus ii entry basis only for beginners looking to guide their children' s shoes Oh you)
    2011-08-01 22:13:25下载
    积分:1
  • 彩灯控制、数码管循环显示1~8、1010序列检测器
    verilog实现彩灯控制、数码管循环显示1~8、1010序列检测器,代码在文件里
    2022-03-19 02:07:26下载
    积分:1
  • RSC
    说明:  给出了LTE系统中Turbo编码器的RSC模块FPGA实现(RSC module of LTE Turbo encode system)
    2020-07-14 09:55:47下载
    积分:1
  • 可编程波发生器
    这是波发生器的顶层。它直接实例化 I/O 垫和实现设计所需的所有子模块。
    2023-01-25 04:20:04下载
    积分:1
  • verilog HDL语言的综合实验
    BM1拨上实现流水灯功能(用LED灯显示) BM2拨上实现ADC0804功能(用数码管显示) BM3拨上实现TLC5620功能(用数码管显示) BM4拨上实现点阵功能(用16*16点阵显示“欢”) BM5拨上实现LCD1602功能(用1602液晶显示“学号”(第1行),“姓名(拼音)(第2行) BM6拨上实现频率计功能(用数码管显示频率值)
    2022-12-11 15:55:05下载
    积分:1
  • TechAss-2006
    un controller pi par le langage VHDL xilinx ise design 13.2
    2013-12-16 22:53:24下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载