-
RS_DesignNote
Reed-solomon decoder, encoder design note
- 2010-08-16 09:16:04下载
- 积分：1
-
华为 Verilog基本电路设计指导书
说明： 华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码，使初学者能够迅速熟悉基本的HDL 建模；同时也列举了一些常用电路的代码(Huawei Verilog basic circuit design instruction)
- 2020-07-04 11:00:01下载
- 积分：1
-
pl_read_write_ps_ddr
说明： PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。(The efficient interaction between PL and PS is the top priority of zynq 7000 SoC development. We often need to send a large amount of data from PL to PS for real-time processing, or send the processing results from PS to pl for real-time processing. In general, we will think of using DMA for processing, but various protocols are very troublesome and the flexibility is poor. This course explains how to use Axi directly Bus to read and write DDR data of PS terminal, which involves axi4 protocol, FPGA debugging of vivado, etc.)
- 2021-01-22 17:46:44下载
- 积分：1
-
FPGA_flash设计
我们的设计是用一个FSM控制器来控制发送什么命令，flash模块判断FSM发送过来的state信号来选择应该执行什么操作，当命令写入或者读出后，会发送一个flag_done命令，这个命令让我们判断上个指令是否完成，如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM to select what operation should be performed. When the command is written or read out, a flag_done command is sent. This command lets us judge whether the last word is finished or if the FAM will be sent after completion. The next command)
- 2018-04-21 21:37:17下载
- 积分：1
-
szdyb
关于数字电压表的vhdl实现，有仿真程序，可以下载到板子中。(Vhdl digital voltage meter on the implementation of a simulation program can be downloaded to the board.)
- 2011-05-09 21:09:07下载
- 积分：1
-
verilog 代码
下面的文件，包括各种RTL代码一样，全加器，defparam例如，还包括位运算符，逻辑运算符和多家运营商，半加器，复用器，多路复用器。这可能会帮助你理解的Verilog整个概念。
- 2022-02-13 00:17:38下载
- 积分：1
-
add
浮点加法器的用Verilog实现，32位的浮点加法器(Floating point adder Verilog)
- 2021-02-28 12:49:35下载
- 积分：1
-
OFDM_TX_CR802.11-master
OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)
- 2018-11-15 17:03:03下载
- 积分：1
-
基 2 fft 使用 verilog 的 32 位
它提供的源代码 32 点 fft 算法使用 verilog 以及描述了蝶形运算单元使用进位看 aheaada 加法器使用行为的描述上的 32 位和 32 位乘法器的乘数。
- 2022-01-26 06:18:27下载
- 积分：1
-
read-string-from-FLASH
read data of type character from flash memory
- 2013-09-08 03:49:15下载
- 积分：1
