登录
首页 » Verilog » verilog实现的RS译码器

verilog实现的RS译码器

于 2022-08-03 发布 文件大小:13.94 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

verilog实现的RS(204,188)译码器,包括各个模块详细的功能说明,已经通过仿真验证,亲测可用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DAC0832_control
    说明:  用verilog HDL编程实现的基于DAC0832的三角波信号,可借鉴编程实现DAC0832芯片控制(Programming with verilog HDL DAC0832-based triangular wave signal, we may learn programming DAC0832 chip control)
    2011-03-25 17:47:05下载
    积分:1
  • 2ASK
    2ask调制与解调的源代码,经过测试可用(2ask modulation and demodulation source code is available, tested)
    2012-12-09 21:27:49下载
    积分:1
  • rfid_re
    VHDL实现 DDS。大家共享吧,一起学习,一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)
    2008-05-16 15:12:13下载
    积分:1
  • lacp
    lacp代码,可以参照学习Lacp协议的相关状态机等知识(LACP code, can refer to the relevant state machine learning knowledge of Lacp protocol)
    2014-12-09 17:14:11下载
    积分:1
  • AD_DA
    黑金的adda模块资料,质量不错,做电路板的可以作为参考(Black gold ADDA module data)
    2020-12-07 21:39:21下载
    积分:1
  • bubblesort1024ram
    说明:  快速冒泡排序基于FPGA实现,有测试文件以及设计图,实现1024*32位数序的多数排序,突破传统是的REG类型少数排序,利用RAM,针对RAM中的无序数的地址调换,达到排序目的,仅供学习交流(Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking tradition is a REG types of minority sorting, the use of RAM, the disorder for the RAM address of the number of exchange, to sort purpose, only to learn the exchange of.)
    2010-03-24 15:19:50下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • hang_us14
    Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
    2020-08-25 20:58:14下载
    积分:1
  • 电梯控制器
    一个9层电梯的代码。每层电梯入口处,要求开关1,电梯内设有乘客到达的停止开关的水平。(没有下降的按钮,一楼九楼没有上行键)
    2023-08-07 07:00:03下载
    积分:1
  • VGA
    FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
    2013-11-22 09:14:35下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载