登录
首页 » Verilog » verilog实现的RS译码器

verilog实现的RS译码器

于 2022-08-03 发布 文件大小:13.94 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

verilog实现的RS(204,188)译码器,包括各个模块详细的功能说明,已经通过仿真验证,亲测可用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ppm解码器
    说明:  使用verilog实现ppm解码器,功能仿真通过,附设计说明,THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)
    2020-11-26 20:09:31下载
    积分:1
  • Processor Design
    verylog中的处理器设计代码。
    2022-08-19 22:15:09下载
    积分:1
  • verilog 改性鲍伍利 8 x 8 乘法器
    这段代码是修改鲍伍利乘数与乘数强度 8 x 8,和书面的 VERILOG 门级或结构端口映射方法和试验验证了功能仿真从 Xilinx 和 Altera 软件第二
    2022-08-13 22:21:48下载
    积分:1
  • 微型 sd 卡 interface(sdmode)
    本代码实现了sd卡接口驱动功能,实现了在sdmode下50Mbps的读写速率,也可以通过添加额外的命令来实现100Mbps的速写速率,而文件系统的实现可以在本接口的基础上来轻松完成,从而实现针对你的应用所需要的功能,本代码非常易读,大家可以轻松看懂!
    2022-10-23 06:50:04下载
    积分:1
  • adaptive
    这是基于MATLAB编程实现自适应滤波器,并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)
    2009-06-24 13:26:32下载
    积分:1
  • kt1
    基于FPGA的可控100进制可逆计数器,运行环境maxplus(Controlled 100 hex reversible counter FPGA-based operating environment maxplus)
    2012-05-17 12:19:54下载
    积分:1
  • VHDL
    FPGA 12864显示程序 VHDL程序!!(FPGA 12864 show program )
    2012-05-30 22:09:54下载
    积分:1
  • ReliabilityByFORM
    first order reliability method
    2014-07-21 16:59:32下载
    积分:1
  • ug_dsp_builder
    本文是Altera公司编写的dspbuilder的设计方法,但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)
    2008-12-14 01:33:58下载
    积分:1
  • dianzhen
    基于FPGA的16*16点阵中文LED显示,另带有几个简单的中文汉字的点阵数据。(FPGA-based 16* 16 dot matrix Chinese LED display, and the other with a few simple lattice data Chinese characters.)
    2014-05-30 21:47:37下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载