- 
                        lesson38_lcd1602_clander
                        
                          基于Verilog语言编写的LCD1602显示的日历程序,类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)                         
                            - 2019-05-26 09:29:18下载
- 积分:1
 
- 
                        220model
                        
                          quartus 的220model 与 altera mf的库 用于fpga的modelsim仿真过程中添加到工程里面(the libary of 220 model and altera mf when we simulate the fpga project by modelsim)                         
                            - 2020-07-04 11:00:01下载
- 积分:1
 
- 
                        FPGA基于verilog语言的pll数字锁相环
                        
                          应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。                         
                            - 2022-02-02 05:35:33下载
- 积分:1
 
- 
                        14_SDRAM
                        
                          高速流水的SDRAM控制器,最高速度可达速度在200M左右(high speed SDRAM controller)                         
                            - 2019-06-17 18:43:54下载
- 积分:1
 
- 
                        FPGA_Turbo
                        
                          Turbo码编解码的FPGA实现,verilog语言编写(Implementation ofTurbo code on FPGA , using Verilog language)                         
                            - 2021-04-19 09:48:51下载
- 积分:1
 
- 
                        16*16移位相加乘法器verilog代码
                        
                          这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序,如果需要测试负数相乘,可以将测试程序中的乘数或被乘数的最高位改为“1”,对于有符号数来说,最高位为1即表示负数。有需要的童鞋可以自行下载哦~                         
                            - 2022-01-30 12:03:58下载
- 积分:1
 
- 
                        e1framerdeframer
                        
                          E1成帧器和解帧器的FPGA实现源码,测试可用(E1 Framer  deframer)                         
                            - 2012-12-07 12:10:06下载
- 积分:1
 
- 
                        hulf
                        
                          设计一个哈夫曼编码器
要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。
①	组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。
②	输入数据序列的长度为256。
③	先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Designing a Huffman Encoder
Huffman coding is required for a data sequence to minimize the average code length and output the coded and coded data sequence of each element.
(1) The elements that make up the sequence are the 10 digits [0-9], and each digit is represented by its corresponding 4-bit binary number. For example, 5 corresponds to 0101, 9 corresponds to 1001.
(2) The length of the input data sequence is 256.
(3) First output the encoding of each element, and then output the Huffman encoding sequence corresponding to the data sequence.)                         
                            - 2019-06-19 21:49:58下载
- 积分:1
 
- 
                        03_hbf_test_128m22
                        
                          说明:  半带滤波器,工作在采样率122.88Msps上(Half-band filter, working at the sampling rate of 122.88 Msps)                         
                            - 2020-12-23 10:59:07下载
- 积分:1
 
- 
                        18_vga_test
                        
                          说明:  基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)                         
                            - 2019-04-01 13:47:46下载
- 积分:1