网站首页

Xilinx 的DDR SDRAM控制器，用Verilog HDL描述

于 2022-08-12 发布文件大小:463.11 kB

 0  93

下载积分: 2 下载次数: 1

我要下载

代码说明：

Xilinx 的DDR SDRAM控制器，用Verilog HDL描述- A DDR SDRAM contraller sample descripte in Verilog HDL ,base on Xilinx FPGA

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

用VHDL写的4*4乘法器，学习VHDL语言的可以
用VHDL写的4*4乘法器，学习VHDL语言的可以-Use VHDL to write the 4* 4 multiplier, learning VHDL language can be

2022-02-11 23:38:12下载

积分：1
介绍了FPGA设计的十大准则，对初学者很有用，对于工作多年的同志，也会有整理总结的好处...
介绍了FPGA设计的十大准则，对初学者很有用，对于工作多年的同志，也会有整理总结的好处-Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary

2022-05-09 01:58:50下载

积分：1
mvb_altera_may-02
altera mvb fpga sopc 设计参考文档，有一定价值(mvb fpga sopc Design scheme)

2015-01-15 17:15:33下载

积分：1
hamming
verilog语言实现一个CPU，汇编程序实现汉明编码功能，输入11位代码，输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)

2020-07-03 14:00:01下载

积分：1
vhdl编写的fifo程序
vhdl编写的fifo程序-VHDL procedures prepared by the fifo

2022-02-01 01:32:39下载

积分：1
基于MATLAB模型设计的FPGA开发与实现
说明： MATLAB的SIMULINK和FPGA联合设计滤波器等，摆脱了传统的代码设计。(MATLAB's SIMULINK and FPGA jointly design filters and so on, and get rid of the traditional code design.)

2020-10-23 16:07:23下载

积分：1
基于Actel A3P030 FPGA液晶显示器使用jdl12864串行接口，时钟可调
基于Actel A3P030 FPGA，液晶采用JDL12864串行接口，时钟48MHz-Based on Actel A3P030 FPGA, LCD using JDL12864 serial interface, clock 48MHz

2022-07-05 03:00:11下载

积分：1
PWM
自己编写的verilog语言 PWM实现的一种方法希望有用(verilog PWM)

2015-04-05 18:23:37下载

积分：1
verilog_show10
基于VHDL编写的10进制显示输出，基于16进制的10进制控制，适合初学者(VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners)

2011-11-21 14:29:56下载

积分：1
此为多功能数字电子钟的vhdl代码，有闹钟、时间可调、计时等功能...
此为多功能数字电子钟的vhdl代码，有闹钟、时间可调、计时等功能-This is a multi-function digital electronic clock VHDL code, has an alarm clock, time adjustable, timing and other functions

2022-07-16 04:42:00下载

积分：1

696516资源总数
106409会员总数
8今日下载

Xilinx 的DDR SDRAM控制器，用Verilog HDL描述

0 个回复

热门标签

热门下载