登录
首页 » Verilog » UART 变送器

UART 变送器

于 2022-08-13 发布 文件大小:6.15 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

UART 变送器正以一个 8 位数据总线和 8 位地址总线。变送器 FIFO 是包含和发射机状态机包括国家: 闲着,开始的传输,传输停止的实际数据传输。UART 变送器可以连接到任何具有可配置的数据和地址总线的 UART 接收机。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16points FFT Verilog
    基于Verilog代码的16点FFT算法,串行输入,quartusII中运行成功过。
    2022-03-19 13:09:50下载
    积分:1
  • uart01
    一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序(A RS232 computer interface implementation with FPGA-based VHDL language communications designed a very simple procedure)
    2009-03-15 23:13:42下载
    积分:1
  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • jk-filpflop
    这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
    2013-11-19 11:43:07下载
    积分:1
  • day8_alu_design
    this is verilog code for designing ALU in fpga.
    2014-05-29 00:19:27下载
    积分:1
  • UART_real_time_clock
    This is an UART real time clock
    2009-06-07 01:21:41下载
    积分:1
  • Verilog
    说明:  基于FPGA的16QAM调制解调设计,以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
    2021-02-19 16:29:44下载
    积分:1
  • rs232
    基于 hdl语言的re232通信实验的设计,程序简单明了,一学就会(rs232 communication)
    2012-03-26 21:41:47下载
    积分:1
  • UART_DMA
    UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
    2020-11-03 10:39:53下载
    积分:1
  • LS-versus-MMSE
    这是基于MIMO-OFDM的同步算法研究的源程序。本程序采用的极大似然估计的方法。(This is based on MIMO-OFDM synchronization algorithm source code. The program uses the method of maximum likelihood estimates. )
    2012-12-13 15:32:49下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载