登录
首页 » Verilog » verilog 改性鲍伍利 8 x 8 乘法器

verilog 改性鲍伍利 8 x 8 乘法器

于 2022-08-13 发布 文件大小:1.28 kB
0 93
下载积分: 2 下载次数: 1

代码说明:

这段代码是修改鲍伍利乘数与乘数强度 8 x 8,和书面的 VERILOG 门级或结构端口映射方法和试验验证了功能仿真从 Xilinx 和 Altera 软件第二

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • GAL16V8(fangzhen74LS138)
    GAL16V8(仿真74LS138),试验通过。包括able及jed文件。对pcb印板设计时,对简化走线特别有用。简单的修改GAL16V8程序,可灵活地进行地址译码修改。(GAL16V8 (simulation 74LS138), test passed. Including the able and jed file. Printed on the pcb board design, especially useful to simplify alignment. Simple modifications GAL16V8 program, the flexibility to change the address decoding.)
    2011-01-26 20:43:01下载
    积分:1
  • ran_num_generator.tar
    vhdl random numbergenerater
    2013-04-10 16:31:28下载
    积分:1
  • FPGA 高斯滤波器
    此筛选器是由语言 HDL 设计的。成功模拟上协同作用。此筛选器用于视频和图像处理项目,降低盐及胡椒噪音。
    2022-03-16 02:08:29下载
    积分:1
  • Three-Pulse-VSR-
    对三相电压型逆变器的数学模型进行了详细的数学推导,简单容易理解(Three-phase voltage inverter for the mathematical model of a detailed mathematical derivation is simple and easy to understand)
    2011-08-14 22:30:28下载
    积分:1
  • 8位吠陀乘数
    这里是verilog代码 ;8bit  ;吠陀乘数还可以使用这个模块的设计…你想要更大的…
    2022-06-26 00:41:05下载
    积分:1
  • SHUMAGUAN
    FPGA 点亮数码管的灯,本例程支持6位数码管,因为我的FPGA开发板是这样子的(The lamp of digital tube illuminated by FPGA)
    2020-06-18 10:20:02下载
    积分:1
  • UART的Verilog代码
    资源描述数据传输发生在芯片内部,在芯片内部和系统之间也有。因为它是异步时钟,将没有方法来建立时钟分配技术。
    2022-05-21 02:04:39下载
    积分:1
  • lcd-ip-core
    LCD 驱动的IPCORE,可用于alteraFPGA(LCD driver IPCORE, can be used to alteraFPGA)
    2011-02-15 11:34:38下载
    积分:1
  • CME3000FPGADevelopment-
    针对京微雅阁的CME300 FPGA教程,里面有几个例程,并附有源代码,初学者可尽快入门。(For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.)
    2013-08-19 18:01:21下载
    积分:1
  • ds1302_seg7
    使用Verilog完成DS1302的驱动,工程已经经过测试,可直接使用。(DS1302 using Verilog complete drive, the project has been tested and can be used directly.)
    2014-12-10 15:27:48下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载